联电:明年试产28nm工艺3D堆叠芯片

来源:SEMI 作者:—— 时间:2010-06-24 07:00

联电

据悉,台湾代工厂联电(UMC)计划于2011年年中开始,使用28nm新工艺试产3D立体堆叠式芯片,并于2012年批量投产。

联电CEO孙世伟(Shih-Wei Sun)表示,这种3D堆叠芯片使用了硅通孔(TSV)技术,是联电与日本尔必达、台湾力成科技(PTI)共同研发完成的。这次三方合作汇聚了联电的制造技术、尔必达的内存技术和力成的封装技术,并在3D IC方案中整合了逻辑电路和DRAM。

孙世伟指出,客户需要3D-IC TSV方案用于下一代CMOS图像传感器、MEMS芯片、功率放大器和其他设备,而使用TSV技术整合逻辑电路和DRAM能够满足IT产业和消费电子产品发展所需要的更强性能、更高集成度。

他强调说,联电与尔必达、力成的合作将给客户带来一套完整的解决方案,包括逻辑电路和DRAM界面设计、TSV构成、晶圆研磨薄化与测试、芯片堆叠封装。

尔必达CEO兼总裁阪本幸雄(Yukio Sakamoto)透露,他们利用TSV技术开发出了8Gb DRAM芯片,能在逻辑电路和DRAM设备之间提供大量I/O连接,显著提高数据传输率、降低功耗。

力成董事长DK Tsai则补充说,他们已经与尔必达就TSV技术探讨了两年之久。

资讯排行榜

  • 每日排行
  • 每周排行
  • 每月排行