7nm工艺竞技赛升级 eFPGA架构创新为人工智能加速

来源:华强电子网 作者:于宏达 时间:2018-11-30 09:29

FPGA  人工智能 ACHRONIX

  人工智能应用的新需求给FPGA带来了历史性的发展机遇,FPGA强大的并行计算能力、高能耗比、灵活的编程等优势,决定其将在人工智能舞台中将发挥重要作用。但同时人工智能强大的数据运算能力、传输存储能力等特性也对成本和功耗能效等提出新要求,如何处理这些问题需要从工艺来着手,核心架构的研发创新以及多种工具的支持,先进制程工艺都可以让芯片性能得到提高,而且功耗更低。并且一旦开始大规模的生产此类芯片,其制造成本就会大大下降,从而获取更高的盈利。可以说先进的制造工艺和核心架构能让FPGA抢占利润更为丰厚的AI市场。目前,大部分的FPGA芯片都是基于28nm和20nm工艺,但随着AI、5G等新应用需求,16nm、7nm等更先进制程的FPGA芯片将在2019年逐步放量,带来FPGA市场的一轮新的竞争。同时也为拥有新工艺技术实力的公司带来新机遇,有望在FPGA长期寡头垄断的市场里撞出新火花。而Achronix就是这其中的后起之秀,其FPGA的硬件加速器器件和高性能嵌入式FPGA半导体知识产权(eFPGA IP)凭借出色的工艺近年来取得的快速发展。

  Achronix市场营销副总裁Steve Mensor

  近日,《华强电子》记者在采访Achronix市场营销副总裁Steve Mensor时获悉,其第四代新的Speedcore Gen4 eFPGA架构已经推出,采用台积电7nm工艺节点,主要针对新兴人工智能/机器学习和高数据带宽应用的爆炸式需求,将于2019年上半年投入量产。

  Steve表示:“Speedcore IP是可以集成到ASIC和SoC之中的嵌入式FPGA(eFPGA)。客户通过定制其逻辑、RAM和DSP资源需求,Achronix接下来就会为其配置满足其需求的Speedcore IP,Speedcore查找表(LUT)、RAM单元模块和DSP64单元模块可以像乐高积木一样进行组合,以便为特定的应用创建优化的可编程功能。在Speedcore IP的交付包中,也包括一个对Speedcore IP进行编程的ACE设计工具个性化版本。与之前一代的Speedcore 嵌入式FPGA(eFPGA)产品相比,Speedcore Gen4的性能提速60%、功耗降低50%、芯片面积缩小65%;新的机器学习处理器(MLP)单元模块为人工智能/机器学习(AI / ML)应用提供高出300%的性能。”接下来Steve为记者详细介绍了Speedcore Gen4新架构主要通过哪些创新来实现能效的显著提升的。

  架构性创新是提高系统性能的核心

  与上一代Speedcore产品相比,新的Speedcore Gen4架构采用7nm工艺制程,在逻辑单元模块中的布线布局、矩阵乘法、查找表等方面实现了多项创新,从而可将系统整体性能提高60%。

  新增强的逻辑模块

  其中的路由架构也借由一种独立的专用总线路由结构得到了增强。新的总线路由是高性能专用总线分组路由通道,总线路由与标准路由通道分离,以确保无拥塞。在内存和MLP之间运行的总线优化,创建巨型分布式运行时可配置交换网络。这为高带宽和低延迟应用提供了最佳的解决方案,并在业界首次实现了将网络优化应用于FPGA互连。

  高速核心下一代布线架构

  矩阵向量乘法将行划分成块,大型矩阵通常将与矩阵的一行相关联的单个乘积和划分成多个循环。例如: 将32个乘积的和分为8个乘积的四个部分和,累积四个连续的部分和,以计算每行的积的总和。第一个输出的总和在第四个时钟周期结束时完成。对接下来的四个时钟周期进行相同的处理,以计算和组合与第二输出相关联的四个部分和。


分享到:

资讯排行榜

  • 每日排行
  • 每周排行
  • 每月排行

华强资讯微信号

关注方法:
· 使用微信扫一扫二维码
· 搜索微信号:华强微电子