Spansion与XMC共同宣布32nm MirrorBit电荷擷取技术

来源:华强电子网 作者:—— 时间:2013-07-15 10:49

对部分人来说,电荷擷取(CT)技术听起来好像是新发明,但其实早在1967年H。A。R Wegner就在IEDM(国际电子器件大会)的技术文摘上首次介绍了这一项技术。类似地同样的,还有许多在当今被视為未来非挥发记忆体(NVM)的新一代快闪记忆体技术,实则也都由来已久。

       由於可製造性不易,这些技术大多数一直无法成為主流產品;它们无法顺利进行商品化生產,满足客户在需求和成本预期等方面的要求。

 

       Spansion与生產合作伙伴XMC Semiconductor(武汉新芯积体电路製造有限公司)共同宣布了32nm MirrorBit电荷擷取技术的生產计画。这标誌著Spansion实现了第七代电荷擷取技术。Spansion是业内首家推出32nm NOR快闪记忆体生產计画的公司,它的工程师与技术人员具备对该技术进行商品化以及创造满足客户需求解决方案的能力;為了应对传统的NVM浮动栅技术所带来的挑战,他们还為业界开发出了可行性强、可升级的解决方案。这些努力无不令人印象深刻。

       放大 Spansion正与UMC共同合作开发eCT技术,以生產出高性能低功耗的电子元件。 

       回溯至1998年,当时Spansion的合作伙伴,之后被收购的Saifun Seminconductor公司就申请了一种名為NROM的存储专利技术。该技术利用硅氧化物薄膜来存储电荷,替代传统记忆体设计中常使用的硅浮动结构。在製造最具性价比的记忆体时,该方法相对於传统的浮动栅技术而言具有很多天然优势,包括:

˙可以简化存储单元生成过程中所需的繁复光罩步骤(重要掩膜工序(masking step))较少。

˙在电荷擷取层中可存储多个不同的电荷位元(distinct bits of charge)。

˙可以提升多电位之储存位元的可靠性。例如:当双电位储存位元提升到四电位储存位元时,可靠性就至為重要:更大的感应边际(larger sense margins)可提升可靠性(MirrorBit2阶电压存储与浮栅技术多阶存储单元4级电压的对比)。

˙可以在更小的存储单元尺寸,共用位元汇流排(bit line contact)。

˙由於电荷擷取技术更不容易產生缺陷產品,从而提高了製造良率。

       更高製造良率以及可改进的製造工艺,為电荷擷取技术带来容量上的优势。从110nm世代开始,在每一个工艺技术节点上,都有2倍於传统技术的存储容量。

       2002年,Spansion(当时的AMD和富士通)首次将高容量电荷擷取技术记忆体投入市场。这是此种实验室技术首次以MirrorBit快闪记忆体的品牌出现在商业化生產中,具有歷史性的意义。这种64Mb 3.0伏特快闪记忆体当时已经处於应用阶段,具备投向广大市场的条件。

       快闪记忆体市场经歷了10年的发展,而MirrorBit也经歷了七个世代,包括从230nm、200nm、110nm、90nm、65nm到业内仅有的45nm 8 Gb NOR快闪记忆体,而我们目前正在开始向下一代32nm演进,不断推动技术的前行。

       嵌入式电荷擷取技术(eCT)是MirrorBit电荷擷取技术的一种变化。目前Spansion正在与UMC(联华电子)共同合作开发这一技术,有望通过联华电子40nm低功耗逻辑工艺,生產高性能低功耗的电子元件。

       NVM的未来发展之路将是无限光明的。随著我们不断在各种应用中发掘出电荷擷取技术的新益处,这种技术在未来将发挥更加重要的作用。

资讯排行榜

  • 每日排行
  • 每周排行
  • 每月排行

华强资讯微信号

关注方法:
· 使用微信扫一扫二维码
· 搜索微信号:华强微电子