Synopsys的IC Compiler II通过TSMC12nm制程工艺认证

Synopsys的IC Compiler II通过TSMC12nm制程工艺认证

　　亮点：

　　· IC Compiler II布局绕线和IC Validator物理签收完全支持12nm物理实现流程

　　· IC Compiler II支持最近开发的面积优化技术，包括的新标准元件结构

　　· CustomCompiler可以用于TSMC12nm工艺制程，且立即提供制程设计工具包(PDK)

　　新思科技(Synopsys, Inc.)日前宣布：TSMC认证Synopsys Galaxy? Design Platform中的全套产品都适用于大部分当前版本的12nmFinFET制程工艺。这个12nm认证包含非常多的设计附属功能，包括适合最新FinFET制程的绕线规则、物理验证runset、准确签收提取技术文件、SPICE相关时序和可互操作制程设计工具包(iPDK)。Synopsys Custom Compiler?设计解决方案通过iPDK实现。

　　为了加速访问这个节能的高密度制程，IC Compiler? II布局绕线系统支持与16FFC IP共存的新的标准元件架构。两家企业近期合作实现了IC Compiler II核心布局引擎的增强，确保了最大的利用率，同时尽量减小布局碎片化和元件移位。适合12nm的iPDK允许设计人员使用Custom Compiler的版图协助功能缩短创建FinFET版图所用的时间。

　　TSMC设计架构营销部资深总监Suk Lee表示：“这个节能的高密度节点为客户提供了大量机会，允许他们交付高度差异化的产品。我们与Synopsys的持续合作将帮助加快设计人员熟悉12nm制程工艺。”

　　Synopsys设计部产品营销副总裁Bijan Kiani表示：“Synopsys与TSMC的长期合作仍然是加速新的工艺制程节点的普遍应用。由于Galaxy Design Platform通过了12nm节点认证，我们共同的客户能够缩短开发时间和上市时间。”

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码