基于USB2.0的高速同步数据采集系统设计
(华强电子世界网讯) 介绍基于USB2.0协议、最多可四路同步采样的高速同步数据采集系统。其单通道采样速度620ksps，四通道同时采样速度可达180ksps。USB接口控制及通信芯片采用Cypress公司FX2系列中的CY7C68013，通过对其可编程接口控制逻辑的合理设计和芯片内部FIFO的有效运用，实现了数据的高速连续采样。
关键词：USB2.0协议 同步数据采集 CY7C68013 可编程控制接口 FIFO
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）总线是ＩＮＴＥＬ、ＮＥＣ、ＭＩＣＲＯＳＯＦＴ、ＩＢＭ等公司联合提出的一种新的串行总线接口规范。为了适应高速传输的需要，２０００年４月，这些公司在原１．１协议的基础上制订了ＵＳＢ２．０传输协议，已超过了目前ＩＥＥＥ１３９４接口４００Ｍｂｐｓ的传输速度，达到了４８０Ｍｂｐｓ。ＵＳＢ总线使用简单，支持即插即用ＰｎＰ（Ｐｌｕｇ Ａｎｄ Ｐｌａｙ），一台主机可串连１２７个ＵＳＢ设备。设备与主机之间通过轻便、柔性好的ＵＳＢ线缆连接，最长可达５ｍ，使设备具有移动性，可自由挂接在具有ＵＳＢ接口的运行在Ｗｉｎｄｏｗｓ９８／ＮＴ平台的ＰＣ机上。ＵＳＢ总线已被越来越多的标准外设和用户自定义外设所使用，如鼠标、键盘、扫描仪、音箱等。
笔者结合设备检测中数据采集的实际需要，设计了该高速同步数据采集系统。该系统最多可四路同步采样，单通道采样速度可达６２０ｋｓｐｓ，四通道同时采样速度可达１８０ｋｓｐｓ。ＵＳＢ接口控制芯片采用Ｃｙｐｒｅｓｓ公司ＦＸ２系列中的ＣＹ７Ｃ６８０１３，通过对其可编程接口控制逻辑的合理设计和芯片内部ＦＩＦＯ的有效运用，实现了数据的高速连续采样和传输。
该采集系统总体框架分三部分：主机（能支持ＵＳＢ２．０协议的ＰＣ机）、内部包含ＣＰＵ及高速缓存的ＵＳＢ接口控制芯片（ＣＹ７Ｃ６８０１３）和高速同步采样芯片（ＭＡＸ１１５），如图１所示。其数据传输分两部分：控制信号传输和采集数据传输。控制信号方向为由主机到外设，由外设ＣＰＵ控制，数据量较小；采集到的数据由外设到主机，数据量较大。为了保证较高的传输速度，不经过ＣＰＵ。系统基本操作过程为：主机给外设一个采样控制信号，ＦＸ２根据该信号向Ａ／Ｄ转换器送出相应控制信号，即采样模式控制字；之后由Ａ／Ｄ转换器自主控制转换，并将各通道采样数据存入其片内缓存。一旦转换完成，由Ａ／Ｄ的完成位向ＦＸ２的可编程控制接口发读采样结果信号；然后由可编程接口的控制逻辑依次将各通道采样结果从Ａ／Ｄ的缓存读入ＦＸ２的内部ＦＩＦＯ。当ＦＩＦＯ容量达到指定程度后，自动将数据打包传送给ＵＳＢ总线。期间所有操作不需要ＣＰＵ的干预。采样过程中接口控制逻辑依次取走批量数据，在打包传送时Ａ／Ｄ仍持续转换，内部ＦＩＦＯ也持续写入转换结果。只要内部ＦＩＦＯ写指针和读指针位置相差达到指定的值就立即取走数据。从而保证了同步连续高速采集的可靠性。
２．１ 芯片介绍
ＣＹ７Ｃ６８０１３属于Ｃｙｐｒｅｓｓ公司的ＦＸ２系列产品，它提供了对ＵＳＢ２．０的完整解决方案。该芯片包括带８ＫＢ片内ＲＡＭ的高速ＣＰＵ、１６位并行地址总线＋８位数据总线、Ｉ２Ｃ总线、４ＫＢ ＦＩＦＯ存储器以及通用可编程接口（ＧＰＩＦ）、串行接口引擎（ＳＩＥ）和ＵＳＢ２．０收发器。在代码的编写上，与８０５１系列单片机兼容，且速度是标准８０５１的３～５倍。
ＣＹ７Ｃ６８０１３与外设有两种接口方式：可编程接口ＧＰＩＦ和Ｓｌａｖｅ ＦＩＦＯｓ。可编程接口ＧＰＩＦ是主机方式，可以由软件设置读写控制波形，灵活性很大，几乎可以对任何８／１６ ｂｉｔ接口的控制器、存储器和总线进行数据的主动读写，使用非常灵活。Ｓｌａｖｅ ＦＩＦＯｓ方式是从机方式，外部控制器可象对普通ＦＩＦＯ一样对ＦＸ２的多层缓冲ＦＩＦＯ进行读写。ＦＸ２的Ｓｌａｖｅ ＦＩＦＯｓ工作方式可设为同步或异步；工作时钟为内部产生或外部输入可选；其它控制信号也可灵活地设置为高有效或低有效。笔者在设计中采用主机方式。
ＭＡＸ１１５是美信公司的高速多通道同步采样芯片。含有两组４路同步通道，共８个输入端。采样精度为１２位，采样模式由采样控制字决定，可灵活地在两组中的１～４个通道间选择。采样时，各通道转换结果先存入其内部相对应的４个１２ｂｉｔ存储单元，各通道都转换完后再一起取走。
２．２ 电路原理及设计
考虑ＣＹ７Ｃ６８０１３与ＭＡＸ１１５接口时，采样模式不同，控制波形有所差别，笔者选择主机方式即可编程控制接口（ＧＰＩＦ）。
ＧＰＩＦ是ＦＸ２端点ＦＩＦＯ的内部控制器。在这种方式下，接口内核可产生６个控制输出端（ＣＴＬ０～ＣＴＬ５）和９根线的地址（ＧＡＤＲ[８:０])输出，同时可以接收６个外部输入(ＲＤＹ０～ＲＤＹ５)和２个内部输入。ＦＸ２有４个波形描述符控制各个状态。这些波形描述符可以动态地配置给任何一个端点ＦＩＦＯ。例如，一个波形描述符可以配置为写ＦＩＦＯ，而另一个配置为读ＦＩＦＯ。
ＦＸ２的固件程序可以把这些描述符配置给四个ＦＩＦＯ中的任意一个，配置后，ＧＰＩＦ将依据波形描述符产生相应的控制逻辑和握手信号给外界接口，满足向ＦＩＦＯ读写数据的需要。ＧＰＩＦ的数据总线既可以是单字节宽（８位ＦＤ[７:０]）也可以是双字节宽（１６位ＦＤ[１５:０]）。每个波形描述符包含了Ｓ０～Ｓ６ 七个有效状态和一个空闲状态。在每个有效状态对应的时间段里，经过预先设置，ＧＰＩＦ可以做以下几件事情：（１）驱动（使为高或低）或悬浮６个输出控制端；（２）采样或驱动ＦＩＦＯ的数据总线；（３）增加ＧＰＩＦ地址总线的值；（４）增加指向当前ＦＩＦＯ指针的值；（５）启动ＧＰＦＩＷＦ(波形描述符)中断。除此之外，在每个状态，ＧＰＩＦ可以对以下几个信号中任意两个进行采样，它们是：（１）ＲＤＹＸ输入端；（２）ＦＩＦＯ状态标志位；（３）内部ＲＤＹ标志位；（４）传输计数中止标志位。把其中两个信号相与、相或或者相异或，根据结果跳转到其它任意一个状态或延迟１～２５６个ＩＦＣＬＫ时钟周期。当然也可以根据输入端的信号进行跳转或延迟。ＧＰＩＦ波形描述符通常用Ｃｅｐｒｅｓｓ公司的ＧＰＩＦ工具(ＧＰＩＦＴＯＯＬ)进行配置。它是一个可运行于Ｗｉｎｄｏｗｓ平台的应用程序，与ＦＸ２的开发包一起发布。
在这种方式下，所有的读写及控制逻辑通过ＣＹ７Ｃ６８０１３ 的ＧＰＩＦ以软件编程的方式实现，且控制逻辑的变换方便灵活（只需要改变接口的一个配置寄存器的值）。电路连接如图２所示。
本数据采集系统只用到了两个输出控制ＣＴＬ０、ＣＴＬ１和一个外部输入ＲＤＹ０，它们分别接ＭＡＸ１１５的ＣＯＮＶＳＴ＃、ＷＲ＃和ＩＮＴ＃。数据总线用双字节，其中ＦＤ０～ＦＤ１１接ＭＡＸ１１５的数据输入端Ｄ０～Ｄ１１，ＦＤ１２和ＦＤ１３接控制字输入端的Ａ２和Ａ３，ＦＤ０和ＦＤ１复用做控制字输入端的Ａ０和Ａ１。ＭＡＸ１１５的采样基准时钟由ＦＸ２的输出时钟经三分频得到，为１６ＭＨｚ。对应四种数据传输方式（八种不同的采样模式），ＧＰＩＦ的控制及握手信号波形有所不同。四通道同步采样的时序图如图３所示。
在第一个判决点，若采样数据已准备就绪，ＭＡＸ１１５传给ＧＰＩＦ一个负脉冲信号ＲＤＹ０；根据此信号，波形按顺序转入２、３、４、５状态，使指向内部ＦＩＦＯ的指针在每个时钟上升沿加１，依次读取四个数据，取完数据后利用ＣＴＬ０的上升沿启动下一次采样。若在状态１时没有出现负脉冲，则直接跳转到状态６，之后重复执行此波形描述符。
三通道同步采样时，读取数据的状态只需要持续三次。其它采样模式控制波形的设计依此类推。
在这种方式下，所有的读写及控制逻辑通过ＣＹ７Ｃ６８０１３ 的ＧＰＩＦ以软件编程的方式实现，且控制逻辑的变换方便灵活（只需要改变接口的一个配置寄存器的值）。电路连接如图２所示。
本数据采集系统只用到了两个输出控制ＣＴＬ０、ＣＴＬ１和一个外部输入ＲＤＹ０，它们分别接ＭＡＸ１１５的ＣＯＮＶＳＴ＃、ＷＲ＃和ＩＮＴ＃。数据总线用双字节，其中ＦＤ０～ＦＤ１１接ＭＡＸ１１５的数据输入端Ｄ０～Ｄ１１，ＦＤ１２和ＦＤ１３接控制字输入端的Ａ２和Ａ３，ＦＤ０和ＦＤ１复用做控制字输入端的Ａ０和Ａ１。ＭＡＸ１１５的采样基准时钟由ＦＸ２的输出时钟经三分频得到，为１６ＭＨｚ。对应四种数据传输方式（八种不同的采样模式），ＧＰＩＦ的控制及握手信号波形有所不同。四通道同步采样的时序图如图３所示。
在第一个判决点，若采样数据已准备就绪，ＭＡＸ１１５传给ＧＰＩＦ一个负脉冲信号ＲＤＹ０；根据此信号，波形按顺序转入２、３、４、５状态，使指向内部ＦＩＦＯ的指针在每个时钟上升沿加１，依次读取四个数据，取完数据后利用ＣＴＬ０的上升沿启动下一次采样。若在状态１时没有出现负脉冲，则直接跳转到状态６，之后重复执行此波形描述符。
三通道同步采样时，读取数据的状态只需要持续三次。其它采样模式控制波形的设计依此类推。
２．３ 固件程序设计
固件程序是指运行在设备ＣＰＵ中的程序。只有在该程序运行时，外设才能称之为具有给定功能的外部设备。固件程序负责初始化各硬件单元，重新配置设备及Ａ／Ｄ采样控制。固件代码的存储位置有三种：第一种是存在主机中，设备加电后由驱动程序把固件下载到片内ＲＡＭ后执行，即“重新枚举”；第二种方法是把固件代码固化到一片ＥＥＰＲＯＭ中，外设加电后由ＦＸ２通过Ｉ２Ｃ总线下载到片内ＲＡ
关键词：USB2.0协议 同步数据采集 CY7C68013 可编程控制接口 FIFO
ＵＳＢ（Ｕｎｉｖｅｒｓａｌ Ｓｅｒｉａｌ Ｂｕｓ）总线是ＩＮＴＥＬ、ＮＥＣ、ＭＩＣＲＯＳＯＦＴ、ＩＢＭ等公司联合提出的一种新的串行总线接口规范。为了适应高速传输的需要，２０００年４月，这些公司在原１．１协议的基础上制订了ＵＳＢ２．０传输协议，已超过了目前ＩＥＥＥ１３９４接口４００Ｍｂｐｓ的传输速度，达到了４８０Ｍｂｐｓ。ＵＳＢ总线使用简单，支持即插即用ＰｎＰ（Ｐｌｕｇ Ａｎｄ Ｐｌａｙ），一台主机可串连１２７个ＵＳＢ设备。设备与主机之间通过轻便、柔性好的ＵＳＢ线缆连接，最长可达５ｍ，使设备具有移动性，可自由挂接在具有ＵＳＢ接口的运行在Ｗｉｎｄｏｗｓ９８／ＮＴ平台的ＰＣ机上。ＵＳＢ总线已被越来越多的标准外设和用户自定义外设所使用，如鼠标、键盘、扫描仪、音箱等。
笔者结合设备检测中数据采集的实际需要，设计了该高速同步数据采集系统。该系统最多可四路同步采样，单通道采样速度可达６２０ｋｓｐｓ，四通道同时采样速度可达１８０ｋｓｐｓ。ＵＳＢ接口控制芯片采用Ｃｙｐｒｅｓｓ公司ＦＸ２系列中的ＣＹ７Ｃ６８０１３，通过对其可编程接口控制逻辑的合理设计和芯片内部ＦＩＦＯ的有效运用，实现了数据的高速连续采样和传输。
 |
１ 基本原理
该采集系统总体框架分三部分：主机（能支持ＵＳＢ２．０协议的ＰＣ机）、内部包含ＣＰＵ及高速缓存的ＵＳＢ接口控制芯片（ＣＹ７Ｃ６８０１３）和高速同步采样芯片（ＭＡＸ１１５），如图１所示。其数据传输分两部分：控制信号传输和采集数据传输。控制信号方向为由主机到外设，由外设ＣＰＵ控制，数据量较小；采集到的数据由外设到主机，数据量较大。为了保证较高的传输速度，不经过ＣＰＵ。系统基本操作过程为：主机给外设一个采样控制信号，ＦＸ２根据该信号向Ａ／Ｄ转换器送出相应控制信号，即采样模式控制字；之后由Ａ／Ｄ转换器自主控制转换，并将各通道采样数据存入其片内缓存。一旦转换完成，由Ａ／Ｄ的完成位向ＦＸ２的可编程控制接口发读采样结果信号；然后由可编程接口的控制逻辑依次将各通道采样结果从Ａ／Ｄ的缓存读入ＦＸ２的内部ＦＩＦＯ。当ＦＩＦＯ容量达到指定程度后，自动将数据打包传送给ＵＳＢ总线。期间所有操作不需要ＣＰＵ的干预。采样过程中接口控制逻辑依次取走批量数据，在打包传送时Ａ／Ｄ仍持续转换，内部ＦＩＦＯ也持续写入转换结果。只要内部ＦＩＦＯ写指针和读指针位置相差达到指定的值就立即取走数据。从而保证了同步连续高速采集的可靠性。
２ 硬件部分
２．１ 芯片介绍
ＣＹ７Ｃ６８０１３属于Ｃｙｐｒｅｓｓ公司的ＦＸ２系列产品，它提供了对ＵＳＢ２．０的完整解决方案。该芯片包括带８ＫＢ片内ＲＡＭ的高速ＣＰＵ、１６位并行地址总线＋８位数据总线、Ｉ２Ｃ总线、４ＫＢ ＦＩＦＯ存储器以及通用可编程接口（ＧＰＩＦ）、串行接口引擎（ＳＩＥ）和ＵＳＢ２．０收发器。在代码的编写上，与８０５１系列单片机兼容，且速度是标准８０５１的３～５倍。
ＣＹ７Ｃ６８０１３与外设有两种接口方式：可编程接口ＧＰＩＦ和Ｓｌａｖｅ ＦＩＦＯｓ。可编程接口ＧＰＩＦ是主机方式，可以由软件设置读写控制波形，灵活性很大，几乎可以对任何８／１６ ｂｉｔ接口的控制器、存储器和总线进行数据的主动读写，使用非常灵活。Ｓｌａｖｅ ＦＩＦＯｓ方式是从机方式，外部控制器可象对普通ＦＩＦＯ一样对ＦＸ２的多层缓冲ＦＩＦＯ进行读写。ＦＸ２的Ｓｌａｖｅ ＦＩＦＯｓ工作方式可设为同步或异步；工作时钟为内部产生或外部输入可选；其它控制信号也可灵活地设置为高有效或低有效。笔者在设计中采用主机方式。
ＭＡＸ１１５是美信公司的高速多通道同步采样芯片。含有两组４路同步通道，共８个输入端。采样精度为１２位，采样模式由采样控制字决定，可灵活地在两组中的１～４个通道间选择。采样时，各通道转换结果先存入其内部相对应的４个１２ｂｉｔ存储单元，各通道都转换完后再一起取走。
２．２ 电路原理及设计
考虑ＣＹ７Ｃ６８０１３与ＭＡＸ１１５接口时，采样模式不同，控制波形有所差别，笔者选择主机方式即可编程控制接口（ＧＰＩＦ）。
ＧＰＩＦ是ＦＸ２端点ＦＩＦＯ的内部控制器。在这种方式下，接口内核可产生６个控制输出端（ＣＴＬ０～ＣＴＬ５）和９根线的地址（ＧＡＤＲ[８:０])输出，同时可以接收６个外部输入(ＲＤＹ０～ＲＤＹ５)和２个内部输入。ＦＸ２有４个波形描述符控制各个状态。这些波形描述符可以动态地配置给任何一个端点ＦＩＦＯ。例如，一个波形描述符可以配置为写ＦＩＦＯ，而另一个配置为读ＦＩＦＯ。
ＦＸ２的固件程序可以把这些描述符配置给四个ＦＩＦＯ中的任意一个，配置后，ＧＰＩＦ将依据波形描述符产生相应的控制逻辑和握手信号给外界接口，满足向ＦＩＦＯ读写数据的需要。ＧＰＩＦ的数据总线既可以是单字节宽（８位ＦＤ[７:０]）也可以是双字节宽（１６位ＦＤ[１５:０]）。每个波形描述符包含了Ｓ０～Ｓ６ 七个有效状态和一个空闲状态。在每个有效状态对应的时间段里，经过预先设置，ＧＰＩＦ可以做以下几件事情：（１）驱动（使为高或低）或悬浮６个输出控制端；（２）采样或驱动ＦＩＦＯ的数据总线；（３）增加ＧＰＩＦ地址总线的值；（４）增加指向当前ＦＩＦＯ指针的值；（５）启动ＧＰＦＩＷＦ(波形描述符)中断。除此之外，在每个状态，ＧＰＩＦ可以对以下几个信号中任意两个进行采样，它们是：（１）ＲＤＹＸ输入端；（２）ＦＩＦＯ状态标志位；（３）内部ＲＤＹ标志位；（４）传输计数中止标志位。把其中两个信号相与、相或或者相异或，根据结果跳转到其它任意一个状态或延迟１～２５６个ＩＦＣＬＫ时钟周期。当然也可以根据输入端的信号进行跳转或延迟。ＧＰＩＦ波形描述符通常用Ｃｅｐｒｅｓｓ公司的ＧＰＩＦ工具(ＧＰＩＦＴＯＯＬ)进行配置。它是一个可运行于Ｗｉｎｄｏｗｓ平台的应用程序，与ＦＸ２的开发包一起发布。
 |
在这种方式下，所有的读写及控制逻辑通过ＣＹ７Ｃ６８０１３ 的ＧＰＩＦ以软件编程的方式实现，且控制逻辑的变换方便灵活（只需要改变接口的一个配置寄存器的值）。电路连接如图２所示。
本数据采集系统只用到了两个输出控制ＣＴＬ０、ＣＴＬ１和一个外部输入ＲＤＹ０，它们分别接ＭＡＸ１１５的ＣＯＮＶＳＴ＃、ＷＲ＃和ＩＮＴ＃。数据总线用双字节，其中ＦＤ０～ＦＤ１１接ＭＡＸ１１５的数据输入端Ｄ０～Ｄ１１，ＦＤ１２和ＦＤ１３接控制字输入端的Ａ２和Ａ３，ＦＤ０和ＦＤ１复用做控制字输入端的Ａ０和Ａ１。ＭＡＸ１１５的采样基准时钟由ＦＸ２的输出时钟经三分频得到，为１６ＭＨｚ。对应四种数据传输方式（八种不同的采样模式），ＧＰＩＦ的控制及握手信号波形有所不同。四通道同步采样的时序图如图３所示。
在第一个判决点，若采样数据已准备就绪，ＭＡＸ１１５传给ＧＰＩＦ一个负脉冲信号ＲＤＹ０；根据此信号，波形按顺序转入２、３、４、５状态，使指向内部ＦＩＦＯ的指针在每个时钟上升沿加１，依次读取四个数据，取完数据后利用ＣＴＬ０的上升沿启动下一次采样。若在状态１时没有出现负脉冲，则直接跳转到状态６，之后重复执行此波形描述符。
三通道同步采样时，读取数据的状态只需要持续三次。其它采样模式控制波形的设计依此类推。
 |
在这种方式下，所有的读写及控制逻辑通过ＣＹ７Ｃ６８０１３ 的ＧＰＩＦ以软件编程的方式实现，且控制逻辑的变换方便灵活（只需要改变接口的一个配置寄存器的值）。电路连接如图２所示。
本数据采集系统只用到了两个输出控制ＣＴＬ０、ＣＴＬ１和一个外部输入ＲＤＹ０，它们分别接ＭＡＸ１１５的ＣＯＮＶＳＴ＃、ＷＲ＃和ＩＮＴ＃。数据总线用双字节，其中ＦＤ０～ＦＤ１１接ＭＡＸ１１５的数据输入端Ｄ０～Ｄ１１，ＦＤ１２和ＦＤ１３接控制字输入端的Ａ２和Ａ３，ＦＤ０和ＦＤ１复用做控制字输入端的Ａ０和Ａ１。ＭＡＸ１１５的采样基准时钟由ＦＸ２的输出时钟经三分频得到，为１６ＭＨｚ。对应四种数据传输方式（八种不同的采样模式），ＧＰＩＦ的控制及握手信号波形有所不同。四通道同步采样的时序图如图３所示。
在第一个判决点，若采样数据已准备就绪，ＭＡＸ１１５传给ＧＰＩＦ一个负脉冲信号ＲＤＹ０；根据此信号，波形按顺序转入２、３、４、５状态，使指向内部ＦＩＦＯ的指针在每个时钟上升沿加１，依次读取四个数据，取完数据后利用ＣＴＬ０的上升沿启动下一次采样。若在状态１时没有出现负脉冲，则直接跳转到状态６，之后重复执行此波形描述符。
三通道同步采样时，读取数据的状态只需要持续三次。其它采样模式控制波形的设计依此类推。
２．３ 固件程序设计
固件程序是指运行在设备ＣＰＵ中的程序。只有在该程序运行时，外设才能称之为具有给定功能的外部设备。固件程序负责初始化各硬件单元，重新配置设备及Ａ／Ｄ采样控制。固件代码的存储位置有三种：第一种是存在主机中，设备加电后由驱动程序把固件下载到片内ＲＡＭ后执行，即“重新枚举”；第二种方法是把固件代码固化到一片ＥＥＰＲＯＭ中，外设加电后由ＦＸ２通过Ｉ２Ｃ总线下载到片内ＲＡ