堆叠封装技术:提前实现下一代存储器的密度

     （华强电子世界网讯） 随着微型化以及性能提升趋势的不断发展，设计人员不断寻求在尽可能小的空间内获得尽可能高的电气功能和性能。在这一过程中存在的两个关键限制因素通常是集成度和I/O引脚限制。
    
     芯片空间和连接限制可从两个不同的层次来解决：第一种方法是通过片芯(或称裸片)层次的工艺尺度缩小来实现更高的集成度；第二种方法是通过堆叠多个片芯，即堆叠式封装或堆叠式电路板来实现更高的集成度。
    
    
    
     堆叠技术是一种对片芯、封装器件或电路卡进行机械和电气组装的方法，其目的是在有限的空间内提高存储器数据深度、宽度和/或电子设计的功能。对于解决空间和连接限制来说，这是一种最佳的解决方案。
    
     堆叠的方法有两种类型：定制堆叠封装方法专门针对定制的片芯或封装解决方案而开发，其设计和制造成本相对昂贵，一个定制堆叠DRAM方案的成本约为每Gbyte存储器1.5~5万美元；与此相比，标准或商业堆叠封装方法则有完全不同的成本模型，堆叠存储器模块只比采用常规单片封装器件的存储器模块平均贵15~20%。
    
     在标准堆叠技术方面，堆叠片芯、IC和板卡有几种不同方法。一种是板卡堆叠方法(Card-on-Card)： 柔性电路方式(利用特殊连线连接堆叠的多个电路卡) 和 连接器连接方式(利用连接器连接多块电路卡)。另一种是封装后堆叠方法(Package-on-package)：芯片堆叠(chip-on-chip，将芯片逐片堆叠，利用小板上的片间走线解决堆叠芯片的控制和数据引脚信号复用问题)和片芯堆叠(die-on-die，在同一多芯片封装或芯片级封装中堆叠多个片芯)。
    
     芯片堆叠是堆叠封装中成本效率最高的方式，因为使用的是与制造堆叠器件、模块和电路卡同样的商品化设备。
    
     最流行的芯片堆叠封装方式是两层或四层式堆叠，主要用于DRAM、闪存和SRAM模块提高存储深度或密度。通常，通过堆叠TSOP封装可以分别节约50%和77%的板级面积。在两层堆叠时，堆叠器件的高度仍可满足JEDEC对于存储器模块高度的要求，因此，对于系统设计人员没有带来任何机械方面的设计限制。
    
    
    
     通过各种(甚至强力)方式，利用现有存储器芯片技术，电路卡堆叠可以获得更高的密度，但其缺点包括：
    
     ·非对称性——气流和空间问题(多个PLL、更长的信号追踪)；
     ·单片存储器件在芯片一级浪费了电路板空间；
     ·成本效率不高(多块PCB板、连接器成本)；
     ·柔性电路或连接器对于制造来说都容易产生问题；
     ·柔性电路易导致引线损坏；
     ·连接器堆叠对于耐冲击和振动性能造成限制。
    
     芯片堆叠技术尽管可能导致温度升高，而且对于2层以上的堆叠可能会在器件一级导致引线和封装损坏，但这一技术却提供了另外一些优点：一个PLL；标准Gerber；标准制造/测试程序；更短的信号走线；制造成本较低。
    
     因此，芯片堆叠方式是利用现有技术获得下一代存储器密度的首选方法，这也是SimpleTech公司的首选方法。该公司开发了一种专利IC Tower堆叠封装技术。
    
     为保证芯片间的连接，专用的PCB侧板(sideboard)将上、下两面的芯片连接起来。PCB侧板直接连接共用信号，如上下芯片间的数据引脚。对于芯片选择信号，上部芯片引脚被连接到PCB侧板的内部层，然后连接到下部芯片的未用引脚。通过选择性的连接芯片引脚可在不同时间选择上面和下面的芯片，从而使得堆叠芯片可共享同一数据引脚。
    
     SimpleTech公司的堆叠工艺使用标准的表面安装设备，因此，仅利用一条表面安装生产线每月就可生产100多万件堆叠器件。IC Tower堆叠技术可用于堆叠式DRAM、闪存以及SRAM存储器解决方案的大批量生产。
    
    
    
     推动堆叠式封装技术的应用包括薄型小尺寸Web服务器以及高端服务器和工作站，这些应用需要在尽可能小的空间内保证最大的系统存储器可用性。主要的操作系统，如Unix、Linux和Windows 2000等，都可从系统安装的大量堆叠式服务器DRAM中获益。
    
     新的增强操作系统对大量DRAM的支持也意味着1 GHz+高速多处理系统可更好地利用额外的高速物理存储器来平衡CPU速度。SimpleTech公司提供基于DDR和Rambus的存储器解决方案，并利用其IC Tower技术提供单位存储器插槽最高存储器密度。SimpleTech通过堆叠式技术，利用目前最高密度的256Mb SDRAM或DDR芯片，以同样的尺寸获得512Mb的密度。
    
     考虑到DDR和Rambus存储器不断提高的时钟速率，数据访问的建立和保持时间正在不断缩短。芯片上下叠置将电路板上的走线长度缩短了一半，从而使系统和电路板布局设计人员在管理电路板上的信号走线以及信号时序时更为从容，因此这种堆叠方式消除了两个单片器件间的连线。
    
     推动堆叠技术的应用还包括网络和电信。它们需要在嵌入式电路板上尽可能小的空间内实现尽可能高的DRAM密度。例如，为了维持RISC处理器和网络处理器在控制和数据平面的大带宽吞吐能力，设计人员可能会选择利用高密度堆叠DDR SDRAM做为存储器子系统，并提供多通道存储器访问能力。典型的路由器或电信网关需要的DRAM容量已经从每存储器通道128 Mb发展到512Mb和1Gb，而IC Tower堆叠封装技术可达到如此的高密度。
    
     总之，当系统设计需要在单位面积内集成尽可能多的存储器密度/功能时，IC Tower堆叠封装技术目前就能够以可行的成本模式提供解决方案，而不必等待下一代存储器器件的出现。