漫话可编程逻辑器件
可编程逻辑器件是逻辑器件家族发展最快的一类器件，这有两个根本原因。其一，每个逻辑器件具有愈来愈多的门电路，因而可完成本来要由许多个分立逻辑器件和存储芯片完成的功能。这种方法缩小了最终系统的尺寸，降低了最终系统的功耗和成本，提高了最终系统的性能和可靠性。其二，同样重要的是，你只需花几秒或几分钟的时间，就可以在工作站或系统组装线上配置或在许多情况下重新配置这些器件。这种能力使你握有很大的灵活性，可以对最后一分钟的设计变动做出反应，并可以在实施之前根据想法做出原型，也可以满足因客户需求和竞争压力而导致的产品上市的最后期限。
"逻辑器件"这一术语又细分为分立逻辑器件、简单PLD(SPLD)、复杂PLD(CPLD)、FPGA、标准 ASIC 和定制单元 ASIC。FPGA、SPLD、PAL和CPLD都是可编程逻辑器件，但它们的内部体系结构实现方法却各不相同。笔者用"可编程逻辑器件"这一术语来统称所有各类产品，并用其缩写来表示某一类别。
与ASIC相比，可编程逻辑器件研制周期较短，先期NRE费用较低，也没有最少订购数量的限制，所有这一切简化了库存管理。随着每个门电路成本的降低和每个器件中门电路数量的增加，可编程逻辑器件正在大举打入传统的门阵列领域，并已有少量的打入了标准单元ASIC的领域。系统设计师和制造商们刚刚开始探索和利用"系统可重编程性" 的性能，其目的是为了在最终系统交付给用户使用后仍可纠正其错误和进行功能升级，或是为了实现"可重新配置计算"，亦即用固定数量的逻辑门电路来实现时分复用多功能。
正如各公司利用可编程逻辑器件的灵活性来使自己的产品不同于竞争对手的产品那样，半导体厂商们都已经开发出了独特的PLD和FPGA，以达到性能、功耗、集成度和成本等多方面的具体目标。这种目标多样性也许是人们设计所面临的最复杂问题，原因是在许多情况下，必须仔细分析每种可编程逻辑器件体系结构，然后才能挑选出满足自己需要的一种可编程逻辑体系结构。市场上一些领先厂商正在不断推进事实上的行业标准化，从而简化了这种挑选工作。
高度复杂的可编程逻辑器件的体系结构在很大程度上依赖于设计自动化软件来得到最终系统性能参数的最佳结果。确定这些参数的优先次序取决于应用。比如，以低功耗、高性能或最少门电路数量为目标的各种设计通常是彼此有着很大的不相同。理想的设计自动化软件应能做到：
·与内部器件体系结构细节无关；
·能确定各个设计目标的优先次序，并能根据这种优先次序来优化软件的操作；
·能高效利用硅片资源；
·很少需要乃至根本不需要人工干预；
·快速编译一种设计，并对其再编译；
·把编译之间的定时和引出线的修改减到最低程度，乃至完全无需修改。
可编程逻辑器件厂商的硅片产品的技术领先程度和文档的全面程度，并不是决定可编程逻辑器件厂商成败的唯一因素。同样重要的是可编程逻辑器件公司内部开发的或由第三方提供的软件工具支持的深度和广度。
片上RAM和单芯片ASIC/可编程逻辑混合器件的数量越来越多，以及可预测的摩尔定律集成度发展趋势，正在促进有效门电路数量的爆炸性增长。这些因素最终将使人们期盼已久的单片系统成为现实。为了在仍然能满足产品上市时间要求的时间内充分利用硅片的资源，许多设计师正在从传统的低级状态机和原理图输入综合转向高级语言，比如 VHDL 和 Verilog，甚至转向 C 语言等传统软件语言。这些新的语言方法所带来的额外好处是，能使设计可以重复使用 。然而，正如高级语言软件开发与汇编语言软件开发那样，高级逻辑设计可缩短产品开发时间，但其性能较差，门电路的有效利用率较低。
在过去几年里，比较受欢迎的另一种技术涉及到利用其它公司已经完成的设计（即知识产权IP），而不是自己设计电路。提高门电路数量、增加系统功能、提高标准化以及缩短上市时间这四个因素正在推动这种技术向前发展。IP有待克服的最大障碍与其说是技术上，倒不如说是法律上，尽管可靠的测试和验证套件以及厂商间和硅片体系结构间的芯核互操作性很重要。
虽然“纯”可编程逻辑器件在该行业销售量中占很大的百分比，但是这类快速发展的产品正在向几个诱人的方向发展。历来被称为可编程逻辑器件供应商的各公司正在各自的产品目录中增添ASIC与可编程逻辑器件的混合器件，试图以最优的方式解决功耗、性能和成本之间的平衡问题。ASIC厂商、硅代工工厂和标准产品供应商（如通信处理器制造商）也在开发这种混合器件的功能。目前，各公司不仅正在提供用可编程逻辑器件实现特定功能的 "软"逻辑芯核，而且还在提供能实现你所需要的任何功能的"硬"嵌入式可编程逻辑芯核。
"逻辑器件"这一术语又细分为分立逻辑器件、简单PLD(SPLD)、复杂PLD(CPLD)、FPGA、标准 ASIC 和定制单元 ASIC。FPGA、SPLD、PAL和CPLD都是可编程逻辑器件，但它们的内部体系结构实现方法却各不相同。笔者用"可编程逻辑器件"这一术语来统称所有各类产品，并用其缩写来表示某一类别。
与ASIC相比，可编程逻辑器件研制周期较短，先期NRE费用较低，也没有最少订购数量的限制，所有这一切简化了库存管理。随着每个门电路成本的降低和每个器件中门电路数量的增加，可编程逻辑器件正在大举打入传统的门阵列领域，并已有少量的打入了标准单元ASIC的领域。系统设计师和制造商们刚刚开始探索和利用"系统可重编程性" 的性能，其目的是为了在最终系统交付给用户使用后仍可纠正其错误和进行功能升级，或是为了实现"可重新配置计算"，亦即用固定数量的逻辑门电路来实现时分复用多功能。
正如各公司利用可编程逻辑器件的灵活性来使自己的产品不同于竞争对手的产品那样，半导体厂商们都已经开发出了独特的PLD和FPGA，以达到性能、功耗、集成度和成本等多方面的具体目标。这种目标多样性也许是人们设计所面临的最复杂问题，原因是在许多情况下，必须仔细分析每种可编程逻辑器件体系结构，然后才能挑选出满足自己需要的一种可编程逻辑体系结构。市场上一些领先厂商正在不断推进事实上的行业标准化，从而简化了这种挑选工作。
高度复杂的可编程逻辑器件的体系结构在很大程度上依赖于设计自动化软件来得到最终系统性能参数的最佳结果。确定这些参数的优先次序取决于应用。比如，以低功耗、高性能或最少门电路数量为目标的各种设计通常是彼此有着很大的不相同。理想的设计自动化软件应能做到：
·与内部器件体系结构细节无关；
·能确定各个设计目标的优先次序，并能根据这种优先次序来优化软件的操作；
·能高效利用硅片资源；
·很少需要乃至根本不需要人工干预；
·快速编译一种设计，并对其再编译；
·把编译之间的定时和引出线的修改减到最低程度，乃至完全无需修改。
可编程逻辑器件厂商的硅片产品的技术领先程度和文档的全面程度，并不是决定可编程逻辑器件厂商成败的唯一因素。同样重要的是可编程逻辑器件公司内部开发的或由第三方提供的软件工具支持的深度和广度。
片上RAM和单芯片ASIC/可编程逻辑混合器件的数量越来越多，以及可预测的摩尔定律集成度发展趋势，正在促进有效门电路数量的爆炸性增长。这些因素最终将使人们期盼已久的单片系统成为现实。为了在仍然能满足产品上市时间要求的时间内充分利用硅片的资源，许多设计师正在从传统的低级状态机和原理图输入综合转向高级语言，比如 VHDL 和 Verilog，甚至转向 C 语言等传统软件语言。这些新的语言方法所带来的额外好处是，能使设计可以重复使用 。然而，正如高级语言软件开发与汇编语言软件开发那样，高级逻辑设计可缩短产品开发时间，但其性能较差，门电路的有效利用率较低。
在过去几年里，比较受欢迎的另一种技术涉及到利用其它公司已经完成的设计（即知识产权IP），而不是自己设计电路。提高门电路数量、增加系统功能、提高标准化以及缩短上市时间这四个因素正在推动这种技术向前发展。IP有待克服的最大障碍与其说是技术上，倒不如说是法律上，尽管可靠的测试和验证套件以及厂商间和硅片体系结构间的芯核互操作性很重要。
虽然“纯”可编程逻辑器件在该行业销售量中占很大的百分比，但是这类快速发展的产品正在向几个诱人的方向发展。历来被称为可编程逻辑器件供应商的各公司正在各自的产品目录中增添ASIC与可编程逻辑器件的混合器件，试图以最优的方式解决功耗、性能和成本之间的平衡问题。ASIC厂商、硅代工工厂和标准产品供应商（如通信处理器制造商）也在开发这种混合器件的功能。目前，各公司不仅正在提供用可编程逻辑器件实现特定功能的 "软"逻辑芯核，而且还在提供能实现你所需要的任何功能的"硬"嵌入式可编程逻辑芯核。
（编辑 John）