射频电路设计的困境及对策
(华强电子世界网讯) 射频电路的设计技术一度专属于少数专家掌握并拥有其自己的专用芯片组，如今已能和数字电路模块及模拟电路模块集成在同一块 IC 里了。再则，射频电路设计中固有的临界尺寸要求，更增加了工程压力。
要 点
● 射频电路设计师必须经常采用间接测量电路性能的方式，来推断电路故障的原因。
● 射频电路设计问题正在影响数字电路设计和模拟电路设计。
● 将射频电路集成在同一块印制电路板或 IC 上，这会促使人们使用一种新的设计方法。
● EDA 厂商正在开始提供集成时域仿真和频域仿真的分析工具。
射频电路设计就是对发射电磁信号的电路进行设计。射频意为无线电频率，因为射频电路在其初期，只能发射调幅和调频两个波段的无线电信号。今天，把高频电路设计称为“射频电路设计”，只是沿用了历史名称。图1表明，自从 20 世纪 60 年代使用 UHF 电视技术以来，广播设备使用高于 300000 MHz的频率。从那时以来，通信设备的内容、频率和带宽都增加了。安捷伦科技（Agilent Technologies）公司负责先进设计系统(ADS)平台的经理Joe Civello说，对模拟/混合信号 IC 设计师的挑战正以前所未有的速度在加剧。在加大带宽和提高最终产品功能的市场需求推动下，设计正在进入更高的频率范围，并不断提高复杂性。工程师们正在把射频电路与模拟及数字纳米电路集成在一起。吉比级数据速率正在使数字电路像微波电路那样工作。不断扩充而更复杂的无线通信标准，如 WiFi（无线相容性认证）802.11a/b/g、超宽带和蓝牙标准，都要求设计师去评估其设计对系统整体性能的影响。
形状因子、功耗和成本推动着模拟电路设计、射频电路设计和数字电路设计的日益集成化。便携式设备小巧轻便，功耗和成本尽可能低。集成度直接影响着最终电子产品的制造成本、尺寸和重量，通常也决定所需功率的大小。设计师从材料清单中每去掉一个元件，维持该元件的供应链所需日常开支就会随之减少，最终产品的制造成本就会下降，产品尺寸也会缩小。
德州仪器公司(TI)负责无线应用的研究经理Bill Krenik说，射频电路的设计一向是很困难的，因为缺乏恰当的检测仪器，使高频信号的分析复杂化了。工程师们不得不采取间接的测量方法，并根据他们能够观察到的电路行为状态来推断电路特性。随着工程师们在同一块芯片上实现数字电路、模拟电路和射频电路，种种集成问题就使这一问题进一步复杂化。通过衬底传输或通过 IC 表面辐射的数字信号会影响射频或模拟部分的噪声敏感度。这些潜在的影响大多会结合在一起，从而使最初的硅片存在各种问题。传统的调试方法也许不再适用，这意味着你必须正确地进行设计，并在设计投片之前就要准确无误地对尽可能多的物理效应建立模型。当设计方法不能准确地建立硅片的模型时，设计小组通常别无选择，只能把器件制造出来，再去观察其工作状态。走这条途径就像一场赌注很高的赌博，多数公司只是把它作为最后的一招。
模拟电路和射频电路历来都制作在各自的芯片上，这样可以更方便地在系统中隔离噪声，防止耦合到电路的敏感节点中。工程师们把这几类设计元件都集成在同一块芯片上时，就不能忽视噪声问题。假如没有某种形式的精确硅衬底模型，工程师们也许要到硅片从工厂退回后才会知道问题的存在。这类产品的开发几乎总是需要一个由各个工程领域的专家组成的小组。很少有哪个设计师既有射频专业知识，又有模拟电路专业知识；再则，射频电路专家和模拟电路专家使用不同的开发工具，而且可能居住在不同的地方，从而导致最终芯片集成期间的困难增加。
每一个独特的设计领域各有用于开发和模块测试的方法和技术。工程师们用来设计模拟电路的方法与设计数字电路的方法有着根本的差别，同样，模拟电路与射频电路也有明显区别。例如，在模拟领域和射频领域中，不存在能支持综合的布尔代数等价物。而且，在频率域中对数字电路块的仿真是毫无意义的。由于这些基本的差别，在设计开始前必须考虑到各种设计方法之间常常会不匹配。设计师几乎总是在时间域中进行数字设计，而在频率域中进行射频设计（为了提高仿真速度）。把两种类型的设计集成在同一块芯片上，可能意味着整个芯片的仿真时间会拉长到不现实的地步。在设计流程的测试阶段和验证阶段，情况也是如此。数字电路的测试不同于模拟电路的测试，同样，设计的模拟部分也不同于射频部分。尽管有这些问题，但设计师们已经开发并将继续开发把所有这三个领域组合在一起的产品。
模拟器件 (Analog Devices) 公司射频和无线电部的业务开发总监Doug Grant，讲述了一次成功的工程开发，虽然当时的工具还有种种缺点。当模拟器件公司决定采用直接变频，即“零中频”体系结构来减少 Othello 系列射频收发器的元件数量和成本时，设计师们必须使用各种技术来解决体系结构问题。直接变频的最大问题是直流偏移校正，特别是当你将直接变频应用于时分多路复用系统如GSM（全球移动通信系统）时更是如此，这是因为时分多路复用系统对每个突发脉冲串都必须进行偏移补偿，而每个突发脉冲串的偏移则各不相同。多数客户和同行引用其他供应商以前的失败尝试，都竭力劝告不要采用直接变频。首要问题是要通过仔细地设计发射器电路，尽可能减小偏移。设计师在射频系统首先要进行的是频率规划，使本振泄漏导致的自混频减少至最低程度。其次是对高增益基带放大器和滤波器进行细心设计；这需要传统的模拟电路设计工具和仿真，获得良好的——但不是足够好的——性能。
当时工程师们增加了几个低精度数/模转换器，用以进行软件控制的直流偏移调整，使情况有所改善，但仍不足以应付各种可能的情况。进一步减小偏移需要更高的功率、更大的芯片面积，因此混合信号设计师和系统设计师必须找到一个共同的解决方案。系统设计师建议，动态范围增加几分贝是吸收残余偏移所必不可少的。作为对此建议的响应，模/数转换器设计师改进了以前的设计，他们结合运用模拟电路和数字电路的设计工具和仿真，使增加的功耗为最小。然后，系统小组与物理层软件小组合作，利用一个不会大量增加运算能力的、经过改进的偏移校正例程来完善信道补偿算法。经过集体努力，终于开发出一种牢靠的直接变频收发器。
模拟器件公司高速变换器部产品系列总监Dave Robertson说，在产品规划和开发期间，射频电路设计师必须处理四类问题。他们必须考虑各种商业问题，如芯片尺寸、成品率和上市时间。他们必须考虑为产品打开最大的应用市场的互操作性标准。工程师们还必须考虑产品工作的频率域。要使用的频段可能是特许的，也可能是非特许的，不过，无论哪种情况，它都将受到国家机构和国际组织的监管。最后，设计师必须处理产品的物理层，因为他们必须在这一层解决许多非线性问题。
在系统级上，无线产品设计师必须评估系统的整体功能和性能，其中包括数据吞吐量、信道干扰和功耗。评估结果有助于系统体系结构设计师确定各种设计元件的要求和规范，供电路级设计使用。电路设计师在晶体管级实现每个元件，并在理想情况下应能利用系统级规范作为测试基准，对照系统要求来验证元件性能。在物理实现级，设计师设计出每个射频元件的布局，并根据原始产品要求，把每个元件封装在一个或多个器件中。他们必须对包括器件和互连线寄生效应在内的布局进行验证，以确保最终的性能和可制造性。将射频器件集成到产品中的设计师必须有一种能在设计完成之前评估系统性能的方法。
AWR(Applied Wave Research)公司总裁兼首席执行官James Spoto看到了某种挑战，因为所有这些设计领域或阶段均被孤立的 EDA 环境和数据库隔离开来，并且都使用不适用于吉赫频率的工具和模型。体系结构模型和实际电路性能之间的相关性很差。体系结构模型忽视射频电路的多种缺陷，如噪声、失真和阻抗不匹配，或与这些缺陷的近似性很差。
AWR 公司的Analog Office设计套件旨在缓解这个问题。它侧重于射频收敛，并在跨越 IC 设计流（从系统级到电路级的设计和验证）的统一设计环境中提供一种互连线驱动的、具有射频意识的并行设计方法。它包括设计和原理图的输入，时间域和频率域的仿真和分析，物理布局（带有自动器件级布局布线以及集成式设计规则校验程序）基于求解程序的 3D 全场提取[使用 OEA 国际公司(www、oea、com)的技术]，以及支持射频测量的整套波形显示和分析功能。
Ansoft 公司用具有数据输入和可视化功能以及时间、频率和混合模式仿真的Ansoft Designer 来支持射频电路设计。在系统级仿真时，除了其射频与 DSP 元件库以外，Ansoft Designer支持编译型和解释型 C 和 C++ 用户自定义模型的联合仿真，以及Mathworks 公司的 Matlab 联合仿真。电路仿真求解包括为获得非线性噪声、瞬态、数字调制、非线性稳定性以及负载与信源拉升而进行的分析。它还具有适用于滤波器和传输线的设计综合功能。该产品包括一个布局与制造模块以及一个 3D 平面电磁仿真引擎。
Eaglewave 公司的 Genesys套件包括原理图输入、若干仿真引擎、适用于一些模拟电路的综合功能，以及生产和定制功能。仿真引擎支持线性电路仿真、频谱域系统仿真、谐波平衡非线性仿真，以及多级平面 3D 电磁仿真。它还具有适用于传输线、运算放大器滤波器、LC 滤波器、直接 LC/分布式滤波器、锁相环、振荡器、微波分布式滤波器以及延迟均衡和阻抗匹配电路的综合功能。
Neolinear 公司为射频电路设计师提供的是 NeoCircuit-RF。该工具具有适用于一系列射频元件的设计输入、仿真和综合功能。它利用 Cadence 公司的 Specctre RF 仿真程序和安捷伦公司的 ADS 仿真程序来交互地或自动地对各种定制的射频电路进行尺寸调整、偏置和验证。工程师可以利用内置的功能进行测量，或者通过开放式 API（应用编程接口）添加自己的专有测量方法。NeoCircuit-RF 能利用 LSF(www.p
要 点
● 射频电路设计师必须经常采用间接测量电路性能的方式，来推断电路故障的原因。
● 射频电路设计问题正在影响数字电路设计和模拟电路设计。
● 将射频电路集成在同一块印制电路板或 IC 上，这会促使人们使用一种新的设计方法。
● EDA 厂商正在开始提供集成时域仿真和频域仿真的分析工具。
射频电路设计就是对发射电磁信号的电路进行设计。射频意为无线电频率，因为射频电路在其初期，只能发射调幅和调频两个波段的无线电信号。今天，把高频电路设计称为“射频电路设计”，只是沿用了历史名称。图1表明，自从 20 世纪 60 年代使用 UHF 电视技术以来，广播设备使用高于 300000 MHz的频率。从那时以来，通信设备的内容、频率和带宽都增加了。安捷伦科技（Agilent Technologies）公司负责先进设计系统(ADS)平台的经理Joe Civello说，对模拟/混合信号 IC 设计师的挑战正以前所未有的速度在加剧。在加大带宽和提高最终产品功能的市场需求推动下，设计正在进入更高的频率范围，并不断提高复杂性。工程师们正在把射频电路与模拟及数字纳米电路集成在一起。吉比级数据速率正在使数字电路像微波电路那样工作。不断扩充而更复杂的无线通信标准，如 WiFi（无线相容性认证）802.11a/b/g、超宽带和蓝牙标准，都要求设计师去评估其设计对系统整体性能的影响。
形状因子、功耗和成本推动着模拟电路设计、射频电路设计和数字电路设计的日益集成化。便携式设备小巧轻便，功耗和成本尽可能低。集成度直接影响着最终电子产品的制造成本、尺寸和重量，通常也决定所需功率的大小。设计师从材料清单中每去掉一个元件，维持该元件的供应链所需日常开支就会随之减少，最终产品的制造成本就会下降，产品尺寸也会缩小。
德州仪器公司(TI)负责无线应用的研究经理Bill Krenik说，射频电路的设计一向是很困难的，因为缺乏恰当的检测仪器，使高频信号的分析复杂化了。工程师们不得不采取间接的测量方法，并根据他们能够观察到的电路行为状态来推断电路特性。随着工程师们在同一块芯片上实现数字电路、模拟电路和射频电路，种种集成问题就使这一问题进一步复杂化。通过衬底传输或通过 IC 表面辐射的数字信号会影响射频或模拟部分的噪声敏感度。这些潜在的影响大多会结合在一起，从而使最初的硅片存在各种问题。传统的调试方法也许不再适用，这意味着你必须正确地进行设计，并在设计投片之前就要准确无误地对尽可能多的物理效应建立模型。当设计方法不能准确地建立硅片的模型时，设计小组通常别无选择，只能把器件制造出来，再去观察其工作状态。走这条途径就像一场赌注很高的赌博，多数公司只是把它作为最后的一招。
 |
模拟电路和射频电路历来都制作在各自的芯片上，这样可以更方便地在系统中隔离噪声，防止耦合到电路的敏感节点中。工程师们把这几类设计元件都集成在同一块芯片上时，就不能忽视噪声问题。假如没有某种形式的精确硅衬底模型，工程师们也许要到硅片从工厂退回后才会知道问题的存在。这类产品的开发几乎总是需要一个由各个工程领域的专家组成的小组。很少有哪个设计师既有射频专业知识，又有模拟电路专业知识；再则，射频电路专家和模拟电路专家使用不同的开发工具，而且可能居住在不同的地方，从而导致最终芯片集成期间的困难增加。
每一个独特的设计领域各有用于开发和模块测试的方法和技术。工程师们用来设计模拟电路的方法与设计数字电路的方法有着根本的差别，同样，模拟电路与射频电路也有明显区别。例如，在模拟领域和射频领域中，不存在能支持综合的布尔代数等价物。而且，在频率域中对数字电路块的仿真是毫无意义的。由于这些基本的差别，在设计开始前必须考虑到各种设计方法之间常常会不匹配。设计师几乎总是在时间域中进行数字设计，而在频率域中进行射频设计（为了提高仿真速度）。把两种类型的设计集成在同一块芯片上，可能意味着整个芯片的仿真时间会拉长到不现实的地步。在设计流程的测试阶段和验证阶段，情况也是如此。数字电路的测试不同于模拟电路的测试，同样，设计的模拟部分也不同于射频部分。尽管有这些问题，但设计师们已经开发并将继续开发把所有这三个领域组合在一起的产品。
模拟器件 (Analog Devices) 公司射频和无线电部的业务开发总监Doug Grant，讲述了一次成功的工程开发，虽然当时的工具还有种种缺点。当模拟器件公司决定采用直接变频，即“零中频”体系结构来减少 Othello 系列射频收发器的元件数量和成本时，设计师们必须使用各种技术来解决体系结构问题。直接变频的最大问题是直流偏移校正，特别是当你将直接变频应用于时分多路复用系统如GSM（全球移动通信系统）时更是如此，这是因为时分多路复用系统对每个突发脉冲串都必须进行偏移补偿，而每个突发脉冲串的偏移则各不相同。多数客户和同行引用其他供应商以前的失败尝试，都竭力劝告不要采用直接变频。首要问题是要通过仔细地设计发射器电路，尽可能减小偏移。设计师在射频系统首先要进行的是频率规划，使本振泄漏导致的自混频减少至最低程度。其次是对高增益基带放大器和滤波器进行细心设计；这需要传统的模拟电路设计工具和仿真，获得良好的——但不是足够好的——性能。
当时工程师们增加了几个低精度数/模转换器，用以进行软件控制的直流偏移调整，使情况有所改善，但仍不足以应付各种可能的情况。进一步减小偏移需要更高的功率、更大的芯片面积，因此混合信号设计师和系统设计师必须找到一个共同的解决方案。系统设计师建议，动态范围增加几分贝是吸收残余偏移所必不可少的。作为对此建议的响应，模/数转换器设计师改进了以前的设计，他们结合运用模拟电路和数字电路的设计工具和仿真，使增加的功耗为最小。然后，系统小组与物理层软件小组合作，利用一个不会大量增加运算能力的、经过改进的偏移校正例程来完善信道补偿算法。经过集体努力，终于开发出一种牢靠的直接变频收发器。
射频电路设计
模拟器件公司高速变换器部产品系列总监Dave Robertson说，在产品规划和开发期间，射频电路设计师必须处理四类问题。他们必须考虑各种商业问题，如芯片尺寸、成品率和上市时间。他们必须考虑为产品打开最大的应用市场的互操作性标准。工程师们还必须考虑产品工作的频率域。要使用的频段可能是特许的，也可能是非特许的，不过，无论哪种情况，它都将受到国家机构和国际组织的监管。最后，设计师必须处理产品的物理层，因为他们必须在这一层解决许多非线性问题。
在系统级上，无线产品设计师必须评估系统的整体功能和性能，其中包括数据吞吐量、信道干扰和功耗。评估结果有助于系统体系结构设计师确定各种设计元件的要求和规范，供电路级设计使用。电路设计师在晶体管级实现每个元件，并在理想情况下应能利用系统级规范作为测试基准，对照系统要求来验证元件性能。在物理实现级，设计师设计出每个射频元件的布局，并根据原始产品要求，把每个元件封装在一个或多个器件中。他们必须对包括器件和互连线寄生效应在内的布局进行验证，以确保最终的性能和可制造性。将射频器件集成到产品中的设计师必须有一种能在设计完成之前评估系统性能的方法。
AWR(Applied Wave Research)公司总裁兼首席执行官James Spoto看到了某种挑战，因为所有这些设计领域或阶段均被孤立的 EDA 环境和数据库隔离开来，并且都使用不适用于吉赫频率的工具和模型。体系结构模型和实际电路性能之间的相关性很差。体系结构模型忽视射频电路的多种缺陷，如噪声、失真和阻抗不匹配，或与这些缺陷的近似性很差。
AWR 公司的Analog Office设计套件旨在缓解这个问题。它侧重于射频收敛，并在跨越 IC 设计流（从系统级到电路级的设计和验证）的统一设计环境中提供一种互连线驱动的、具有射频意识的并行设计方法。它包括设计和原理图的输入，时间域和频率域的仿真和分析，物理布局（带有自动器件级布局布线以及集成式设计规则校验程序）基于求解程序的 3D 全场提取[使用 OEA 国际公司(www、oea、com)的技术]，以及支持射频测量的整套波形显示和分析功能。
Ansoft 公司用具有数据输入和可视化功能以及时间、频率和混合模式仿真的Ansoft Designer 来支持射频电路设计。在系统级仿真时，除了其射频与 DSP 元件库以外，Ansoft Designer支持编译型和解释型 C 和 C++ 用户自定义模型的联合仿真，以及Mathworks 公司的 Matlab 联合仿真。电路仿真求解包括为获得非线性噪声、瞬态、数字调制、非线性稳定性以及负载与信源拉升而进行的分析。它还具有适用于滤波器和传输线的设计综合功能。该产品包括一个布局与制造模块以及一个 3D 平面电磁仿真引擎。
Eaglewave 公司的 Genesys套件包括原理图输入、若干仿真引擎、适用于一些模拟电路的综合功能，以及生产和定制功能。仿真引擎支持线性电路仿真、频谱域系统仿真、谐波平衡非线性仿真，以及多级平面 3D 电磁仿真。它还具有适用于传输线、运算放大器滤波器、LC 滤波器、直接 LC/分布式滤波器、锁相环、振荡器、微波分布式滤波器以及延迟均衡和阻抗匹配电路的综合功能。
Neolinear 公司为射频电路设计师提供的是 NeoCircuit-RF。该工具具有适用于一系列射频元件的设计输入、仿真和综合功能。它利用 Cadence 公司的 Specctre RF 仿真程序和安捷伦公司的 ADS 仿真程序来交互地或自动地对各种定制的射频电路进行尺寸调整、偏置和验证。工程师可以利用内置的功能进行测量，或者通过开放式 API（应用编程接口）添加自己的专有测量方法。NeoCircuit-RF 能利用 LSF(www.p