具有电隔离、线"或"能力和改善噪声容限的I2C接口
本设计实例描述了一种简单而有效的方法为连接在I2C总线上的设备提供光隔离（图1）。这个电路改进了早期的版本。（参考1）。SDA和SCL处在I2C总线的主区域。SDA1和SCL1在从设备区域。可以很容易对时钟线路进行光隔离，因为它具有从主设备到从设备的单向性。P沟道MOSFET，Q3为快速光耦合器IC2的LED提供电流，缓冲时钟线路。
但数据线路是双向的。电路的该部分是对称的。电阻R6和R7为IC在总线从设备一侧的上拉电阻，而R3和R1为与位于SDA/SCL一侧平行于主I2C上拉电阻的虚拟上拉电阻。如果SDA和SDA1线都为高电平——也就是说，I2C设备没有将其电平拉低——Q1将截止，没有电流流进光耦IC2的发光二极管，IC2管脚7为高电平，Q2截止，光耦IC1的发光二极管也截止。
如果有设备将SDA线驱动为低电平，IC2的发光二极管关闭，驱动IC2的7管脚为低电平；然后二极管D2开始导通。结果SDA1线处于低电平——IC2的低输出电压加上肖特基势垒二极管D2的阈值电压。在这种情况下，注意到IC1的发光二极管没有导通是十分重要的，因为它两端电压低于阈值。这意味着电路没 有锁存，一旦SDA线被释放，它将恢复。
Q3、PNPBJT（双载子接面电晶体）和Q1有效地缓冲SDA/SCL两条线，所以当连接总线的IC设备的集电极开路级和漏极开路级保持线路为低电平时，没有额外的电流流入。这个配置允许光隔离接口重复拉低电平，提供线或能力。D1和D2使用肖特基势垒二极管，而不是普通二极管，为的是减少总线上低电平电压，改进噪声容限。最后，由于本设计使用Fairchild半导体公司的HCPL06XX设备具有低传播延时的特征，接口没有总线误操作问题，能够以400kHz或更高的速度良好工作（参考2）。
参考资料
1. Nguyen,Minh-Tam,andMartinBaumbach,“Two-wireinterfacehasgalvanicisolation,”EDN,Nov11,1999,pg174.
2. Blozis,Steve,“Opto-electricalisolationoftheI2C-Bus,”EmbeddedSystemsDesign,Oct14,2004
 |
但数据线路是双向的。电路的该部分是对称的。电阻R6和R7为IC在总线从设备一侧的上拉电阻，而R3和R1为与位于SDA/SCL一侧平行于主I2C上拉电阻的虚拟上拉电阻。如果SDA和SDA1线都为高电平——也就是说，I2C设备没有将其电平拉低——Q1将截止，没有电流流进光耦IC2的发光二极管，IC2管脚7为高电平，Q2截止，光耦IC1的发光二极管也截止。
如果有设备将SDA线驱动为低电平，IC2的发光二极管关闭，驱动IC2的7管脚为低电平；然后二极管D2开始导通。结果SDA1线处于低电平——IC2的低输出电压加上肖特基势垒二极管D2的阈值电压。在这种情况下，注意到IC1的发光二极管没有导通是十分重要的，因为它两端电压低于阈值。这意味着电路没 有锁存，一旦SDA线被释放，它将恢复。
Q3、PNPBJT（双载子接面电晶体）和Q1有效地缓冲SDA/SCL两条线，所以当连接总线的IC设备的集电极开路级和漏极开路级保持线路为低电平时，没有额外的电流流入。这个配置允许光隔离接口重复拉低电平，提供线或能力。D1和D2使用肖特基势垒二极管，而不是普通二极管，为的是减少总线上低电平电压，改进噪声容限。最后，由于本设计使用Fairchild半导体公司的HCPL06XX设备具有低传播延时的特征，接口没有总线误操作问题，能够以400kHz或更高的速度良好工作（参考2）。
参考资料
1. Nguyen,Minh-Tam,andMartinBaumbach,“Two-wireinterfacehasgalvanicisolation,”EDN,Nov11,1999,pg174.
2. Blozis,Steve,“Opto-electricalisolationoftheI2C-Bus,”EmbeddedSystemsDesign,Oct14,2004