IC制造公司探寻产业合作新路
半导体企业应该发挥技术和生产规模的优势，用协作促进创新，共同应对半导体技术升级带来的挑战。同时，芯片制造企业应采用新材料、新器件结构和特殊的低漏电工艺降低器件功耗。
“摩尔定律”指引着IC(集成电路)产业技术发展的方向，根据英特尔的“钟摆战略”(每两年更新一次工艺，每两年更新一次架构)，32纳米芯片将于2009年面市。与此同时，由于技术更新要求企业必须对研发增加巨额投入，半导体产业的“吞金兽”本性暴露无遗，“摩尔定律”也成了检验企业实力的试金石。
IC企业强化纵向协作
在今年的IC制造年会上，东电电子(上海)有限公司总裁陈捷向与会的业内人士介绍，随着技术向高端推进，在IC业界处于第一集团的领跑公司越来越少，在2007年，业内还有10家大公司能跟上“摩尔定律”的脚步，而到2008年，能跟上这一步伐的公司只剩下6家。
在先后于京沪两地举办的台积电2008年度技术研讨会上，台积电全球业务及行销副总裁陈俊圣表示，从增长率来看，最近几年半导体产业的增速有所放缓，但是用于创新的投入却保持较高的增长率。据他透露，对于新工艺的研发费用，如果把0.25微米节点记为1的话，那么在65纳米节点为10，在32纳米节点则为13；此外，建设一条月产能为3万片晶圆的12英寸65纳米生产线所需的投入是30亿美元，而建设同等规模的12英寸32纳米生产线所需的投入则高达50亿美元。可见，半导体业内企业应该发挥各自的技术和生产规模的优势，用协作促进创新，共同应对半导体技术升级带来的挑战。
当技术节点进入90纳米之后，DFM(可制造性设计)变得必不可少，这使得IC设计公司与晶圆代工厂必须更加密切地协作。中芯国际SoC(片上系统)研发中心吴汉明博士在接受《中国电子报》记者采访时表示：“DFM既与工艺紧密相关，也与设计密不可分，工艺上的统计涨落在特征尺寸缩小时变得更加重要，这导致设计公司在早期的设计中必须考虑这种统计涨落对产品的良率和可靠性的影响。因此，工艺参数的偏差和设计中特征尺寸的余量都需要设计公司与集成电路制造公司越来越紧密地合作。”
今年4月，台积电正式宣布推出“开放创新平台”(OIP)，融合了公司的工艺技术、IP(半导体知识产权)、生产制造数据库以及与之兼容的第三方IP、设计工具套件等，向IC设计公司提供垂直整合技术，协助其客户大幅缩短IC生产流程，降低整体IC研发成本。OIP的推出是晶圆代工领先企业为应对半导体产业向消费电子时代转型而采取的革新之举，还需要在未来更长的一段时间内由市场对其实际成效作出判断，但该举措本身对促进半导体产业链各个环节的协作无疑是具有积极作用。
由于IC设计复杂度越来越高，设计人员往往难以把握其设计电路的实际状况，因而在设计过程中设定“最差条件”，预留“安全空间”，以保证满足产品规格的需要。正是这种无奈之下的“最坏打算”形成了“过度设计”，造成了资源的浪费。
为了尽可能地避免资源的浪费，进一步提升台积电与先进制程相关的设计及制造环节的精确度，台积电制定了的AAA(主动精准保证)机制。该机制以芯片设计支持服务为导向，涵盖了IC产业生态环境中从芯片设计到制造的所有环节；此外，随着工艺技术的演进，该机制将更新其精确度标准。借助AAA机制，IC设计公司不但可以减少“过度设计”，而且能够大幅提升芯片设计一次性成功的概率，并且缩短从试投片到量产之间的时间。
低功耗是业界关注焦点
更小的线宽是半导体行业努力的方向，器件线宽越小，芯片的功耗就越小；另外，这也可以减少芯片的面积，从而降低芯片制造的成本。然而，在集成电路制造中采用二氧化硅作为CMOS(互补金属氧化物半导体)器件的栅极绝缘材料，按等比缩小尺寸规律，随着器件线宽的缩小，栅绝缘层的厚度也随之减薄，漏电流急剧上升，从而导致器件的静态功耗不断攀升。2008年10月27日，在中芯国际北京技术研讨会上，中芯国际设计咨询及服务部的丁鸿钧先生表示，在0.13微米工艺节点，器件的静态功耗占总功耗的比例不到1/3，而在65纳米工艺节点，静态功耗占总功耗的比例可能远远超过这个值。
在半导体业界，无论是IC设计公司和EDA(电子设计自动化)工具供应商，还是芯片制造企业和IP供应商，都在致力于技术创新以降低器件功耗。对于芯片制造企业而言，采用新材料、新的器件结构和特殊的低漏电工艺是降低器件功耗的主要途径。用高K(介电常数)介质取代二氧化硅作为栅极绝缘层，用金属材料取代多晶硅作为栅电极就是从新材料着手的典型案例。
据计算，采取“高K+金属栅”的方式可以把漏电流降低为原来的1/100。而SOI(绝缘层上硅)技术的应用则从材料和器件结构两个方面入手保证了低功耗的实现，可将器件的动态功耗降低20%。低漏电工艺同样也是降低器件漏电功耗的重要手段，以中芯国际90纳米低漏电工艺为例，其漏电流比普通工艺漏电流降低1-2个数量级；将90纳米低漏电工艺提升到65纳米节点之后，器件的功耗可以降低两个数量级以上。
就产品应用而言，模拟器件(尤其是电源管理芯片)也是降低能耗的主力。华虹NEC把“模拟/电源管理”工艺平台列为公司的四大战略工艺平台之一。日前，华虹NEC完成了0.5微米CA500C工艺模拟器件的开发，并且通过了工艺验证。上海华虹NEC市场副总裁高峰告诉《中国电子报》记者，为支持客户的设计需求，CA500C工艺还提供了包括噪声和失配(Mismatch)模型在内的完善精准的器件模型，以及更丰富的PDK(工艺设计工具包)，使得客户设计更加准确与容易实现。除了设计服务支持外，华虹NEC还为客户提供如功能测试、可靠性测试和失效分析，同时也通过其合作伙伴提供掩膜版制作和封装测试等一站式服务。华虹NEC将以其增值的晶圆代工服务为客户带来更具市场竞争力的产品优势。
厂商策略
中芯国际总裁兼首席执行官张汝京
着力提升产能与技术
半个世纪以来，高速发展的IC产业改变了人类的生活方式。从2004年开始，全球IC产业的波动幅度逐渐变小，增长曲线变得更为平缓。进入21世纪之后，中国IC产业的增长速度明显高于全球整体水平。2005年，中国IC产业以408亿美元的销售额首次成为全球最大的IC(集成电路)消费市场，市场份额占全球总量的21%；去年，中国IC市场份额以近1/3的占有率仍处于世界第一，销售总额则达到750亿美元；预计到2010年，中国的IC销售额将达到1240亿美元，在全球所占的份额将达到38%。不过，中国的IC制造能力还相对较弱，尚不能满足国内总需求量的20%，预计这一状况至少还将持续到2010年。
面对这种状况，中芯国际首先致力于迅速提升产能。目前，中芯国际在上海、北京、天津等地总共拥有4座8英寸晶圆厂和3座12英寸晶圆厂，同时在成都和武汉分别有一座代为经营管理的8英寸和12英寸晶圆厂。此外，中芯国际在深圳的晶圆厂也开始建设。
在过去的5年中，中芯国际除了迅速提升产能之外，也与国内的设计公司、科研机构、大专院校及政府部门充分合作，提高企业的技术水平。目前，中芯国际已经量产0.35微米到90纳米的逻辑产品(包括一般逻辑产品和低漏电、低电压、高速逻辑产品)、数模混合及射频产品，正在加速进行65纳米产品认证和45纳米产品研发。中芯国际的65纳米工艺完全是由中芯国际独立开发的，而在45纳米阶段则引入了合作伙伴IBM公司的技术，加快研发进度。
随着光刻精度的提升，IC设备厂商在工艺开发过程中扮演的角色越来越重要。例如，浸润式光刻机的使用和OPC(光学邻近校正)系统的引入为45纳米工艺提供了硬件和软件的保障。在提升技术水平的同时，企业还应该加强专利申请以保护自己的知识产权。截至2008年8月，中芯国际资深研发团队超过800人，共获得了2204项专利申请号。
中芯国际非常期待与中国IC设计企业实现共赢，从设计服务、掩模版制造、芯片制造到凸点制作、晶圆测试以及芯片的封装和测试，中芯国际可以为IC设计企业提供全方位的一站式服务。目前，中芯国际在北京、上海、深圳、成都等地有14个MPW(多项目晶圆)服务中心，就近为IC设计企业提供服务。
(本文根据张汝京在“ICChina2008”主题演讲上的发言整理，未经本人确认。)
上海华虹NEC电子有限公司市场副总裁高峰
企业服务领域持续拓宽
根据不同的IC市场应用，华虹NEC相继开发了多种特色工艺，为跻身领先的特殊工艺代工服务商行列打下了坚实的基础。通过对这些特色工艺的整合，并与相应的市场需求结合，华虹NEC确定了以嵌入式非挥发性存储器、模拟/电源管理、高压及射频为代表的四大战略工艺平台，并持续强化其核心技术能力。
在确立了以模拟电路为核心业务之一的战略发展方向后，华虹NEC持续加强该业务领域的核心技术能力，以提供更全面更可靠的工艺平台，满足模拟电路市场的发展需求。在模拟/电源管理工艺平台上，华虹NEC充分运用已有的技术经验与优势，进行主要用于电源管理产品的BCD等工艺的开发，目前，0.5微米CA500C工艺的模拟器件已经开发完成，并且顺利通过了工艺验证。
CA500C是基于华虹NEC成熟逻辑工艺所搭建的CMOS模拟工艺平台，它延续了逻辑部分器件的成熟稳定特性，并提供多种可供模拟电路设计的器件选择。CA500C工艺的推出，丰富了模拟/电源管理工艺技术平台的内涵，使华虹NEC拥有更全面可靠的工艺线，满足模拟电路市场的发展需求。
CA500C延续了华虹NEC0.5微米、5V的逻辑成熟工艺，在逻辑部分器件特性维持不变的情况下，针对市场与客户设计的需求，开发了丰富的可供模拟电路设计的器件选择，如多种阻值的高精度高阻值电阻，高密度电容；又如DeepNWell(深N阱)技术，既可用于低噪声设计，也可支持高放大系数的NPN器件；还提供了如耗尽型晶体管、多晶硅熔丝、OTP(一次性可编程)等器件，可以很好地满足如开关电路、客户编程等多种设计需求。
CA500C工艺稳定性高，在音频功放电路、模拟类MCU(微控制器)、电能计量类产品、照明产品、工业测量ADC(模数转换器)产品等广泛的产品应用领域中可为客户提供更可靠的芯片制造方案。
除了CA500C工艺外，华虹NEC同时也在CA500CL工艺平台上开发模拟器件，以期达到更低阈值的电压，从而进一步加强公司在模拟电路上的技术能力。嵌入式非易失性存储器工艺平台也是华虹NEC战略技术发展方向之一，目前，基于华虹NEC的0.13微米嵌入式闪存工艺(EF130)生产的SIM卡产品已经完成产品的可靠性测试并进入量产阶段，从而使工艺的发展进入一个新的阶段。
EF130嵌入式闪存工艺的设计平台面向智能卡、MCU(微控制器)和SoC(系统级芯片)等产品，其工艺平台拥有中大容量的嵌入式闪存IP、齐全的模拟IP、高速静态随机存储器和低功耗设计库、高性能的I/O(输入/输出)单元以及完善的产品和测试方案。产品平台具备拓展性的1.6V～5.5V宽电压支持能力。嵌入式闪存工艺在工业温度范围内已达到业界领先的可靠性指标，运用该技术平台开发的产品的擦写寿命超过30万次，数据保存时间至少可达10年。该工艺同时具有极低的静态功耗，相当于同类工艺产品约10%的静态功耗，其特性使产品更具竞争优势。
“摩尔定律”指引着IC(集成电路)产业技术发展的方向，根据英特尔的“钟摆战略”(每两年更新一次工艺，每两年更新一次架构)，32纳米芯片将于2009年面市。与此同时，由于技术更新要求企业必须对研发增加巨额投入，半导体产业的“吞金兽”本性暴露无遗，“摩尔定律”也成了检验企业实力的试金石。
IC企业强化纵向协作
在今年的IC制造年会上，东电电子(上海)有限公司总裁陈捷向与会的业内人士介绍，随着技术向高端推进，在IC业界处于第一集团的领跑公司越来越少，在2007年，业内还有10家大公司能跟上“摩尔定律”的脚步，而到2008年，能跟上这一步伐的公司只剩下6家。
在先后于京沪两地举办的台积电2008年度技术研讨会上，台积电全球业务及行销副总裁陈俊圣表示，从增长率来看，最近几年半导体产业的增速有所放缓，但是用于创新的投入却保持较高的增长率。据他透露，对于新工艺的研发费用，如果把0.25微米节点记为1的话，那么在65纳米节点为10，在32纳米节点则为13；此外，建设一条月产能为3万片晶圆的12英寸65纳米生产线所需的投入是30亿美元，而建设同等规模的12英寸32纳米生产线所需的投入则高达50亿美元。可见，半导体业内企业应该发挥各自的技术和生产规模的优势，用协作促进创新，共同应对半导体技术升级带来的挑战。
当技术节点进入90纳米之后，DFM(可制造性设计)变得必不可少，这使得IC设计公司与晶圆代工厂必须更加密切地协作。中芯国际SoC(片上系统)研发中心吴汉明博士在接受《中国电子报》记者采访时表示：“DFM既与工艺紧密相关，也与设计密不可分，工艺上的统计涨落在特征尺寸缩小时变得更加重要，这导致设计公司在早期的设计中必须考虑这种统计涨落对产品的良率和可靠性的影响。因此，工艺参数的偏差和设计中特征尺寸的余量都需要设计公司与集成电路制造公司越来越紧密地合作。”
今年4月，台积电正式宣布推出“开放创新平台”(OIP)，融合了公司的工艺技术、IP(半导体知识产权)、生产制造数据库以及与之兼容的第三方IP、设计工具套件等，向IC设计公司提供垂直整合技术，协助其客户大幅缩短IC生产流程，降低整体IC研发成本。OIP的推出是晶圆代工领先企业为应对半导体产业向消费电子时代转型而采取的革新之举，还需要在未来更长的一段时间内由市场对其实际成效作出判断，但该举措本身对促进半导体产业链各个环节的协作无疑是具有积极作用。
由于IC设计复杂度越来越高，设计人员往往难以把握其设计电路的实际状况，因而在设计过程中设定“最差条件”，预留“安全空间”，以保证满足产品规格的需要。正是这种无奈之下的“最坏打算”形成了“过度设计”，造成了资源的浪费。
为了尽可能地避免资源的浪费，进一步提升台积电与先进制程相关的设计及制造环节的精确度，台积电制定了的AAA(主动精准保证)机制。该机制以芯片设计支持服务为导向，涵盖了IC产业生态环境中从芯片设计到制造的所有环节；此外，随着工艺技术的演进，该机制将更新其精确度标准。借助AAA机制，IC设计公司不但可以减少“过度设计”，而且能够大幅提升芯片设计一次性成功的概率，并且缩短从试投片到量产之间的时间。
低功耗是业界关注焦点
更小的线宽是半导体行业努力的方向，器件线宽越小，芯片的功耗就越小；另外，这也可以减少芯片的面积，从而降低芯片制造的成本。然而，在集成电路制造中采用二氧化硅作为CMOS(互补金属氧化物半导体)器件的栅极绝缘材料，按等比缩小尺寸规律，随着器件线宽的缩小，栅绝缘层的厚度也随之减薄，漏电流急剧上升，从而导致器件的静态功耗不断攀升。2008年10月27日，在中芯国际北京技术研讨会上，中芯国际设计咨询及服务部的丁鸿钧先生表示，在0.13微米工艺节点，器件的静态功耗占总功耗的比例不到1/3，而在65纳米工艺节点，静态功耗占总功耗的比例可能远远超过这个值。
在半导体业界，无论是IC设计公司和EDA(电子设计自动化)工具供应商，还是芯片制造企业和IP供应商，都在致力于技术创新以降低器件功耗。对于芯片制造企业而言，采用新材料、新的器件结构和特殊的低漏电工艺是降低器件功耗的主要途径。用高K(介电常数)介质取代二氧化硅作为栅极绝缘层，用金属材料取代多晶硅作为栅电极就是从新材料着手的典型案例。
据计算，采取“高K+金属栅”的方式可以把漏电流降低为原来的1/100。而SOI(绝缘层上硅)技术的应用则从材料和器件结构两个方面入手保证了低功耗的实现，可将器件的动态功耗降低20%。低漏电工艺同样也是降低器件漏电功耗的重要手段，以中芯国际90纳米低漏电工艺为例，其漏电流比普通工艺漏电流降低1-2个数量级；将90纳米低漏电工艺提升到65纳米节点之后，器件的功耗可以降低两个数量级以上。
就产品应用而言，模拟器件(尤其是电源管理芯片)也是降低能耗的主力。华虹NEC把“模拟/电源管理”工艺平台列为公司的四大战略工艺平台之一。日前，华虹NEC完成了0.5微米CA500C工艺模拟器件的开发，并且通过了工艺验证。上海华虹NEC市场副总裁高峰告诉《中国电子报》记者，为支持客户的设计需求，CA500C工艺还提供了包括噪声和失配(Mismatch)模型在内的完善精准的器件模型，以及更丰富的PDK(工艺设计工具包)，使得客户设计更加准确与容易实现。除了设计服务支持外，华虹NEC还为客户提供如功能测试、可靠性测试和失效分析，同时也通过其合作伙伴提供掩膜版制作和封装测试等一站式服务。华虹NEC将以其增值的晶圆代工服务为客户带来更具市场竞争力的产品优势。
厂商策略
中芯国际总裁兼首席执行官张汝京
着力提升产能与技术
半个世纪以来，高速发展的IC产业改变了人类的生活方式。从2004年开始，全球IC产业的波动幅度逐渐变小，增长曲线变得更为平缓。进入21世纪之后，中国IC产业的增长速度明显高于全球整体水平。2005年，中国IC产业以408亿美元的销售额首次成为全球最大的IC(集成电路)消费市场，市场份额占全球总量的21%；去年，中国IC市场份额以近1/3的占有率仍处于世界第一，销售总额则达到750亿美元；预计到2010年，中国的IC销售额将达到1240亿美元，在全球所占的份额将达到38%。不过，中国的IC制造能力还相对较弱，尚不能满足国内总需求量的20%，预计这一状况至少还将持续到2010年。
面对这种状况，中芯国际首先致力于迅速提升产能。目前，中芯国际在上海、北京、天津等地总共拥有4座8英寸晶圆厂和3座12英寸晶圆厂，同时在成都和武汉分别有一座代为经营管理的8英寸和12英寸晶圆厂。此外，中芯国际在深圳的晶圆厂也开始建设。
在过去的5年中，中芯国际除了迅速提升产能之外，也与国内的设计公司、科研机构、大专院校及政府部门充分合作，提高企业的技术水平。目前，中芯国际已经量产0.35微米到90纳米的逻辑产品(包括一般逻辑产品和低漏电、低电压、高速逻辑产品)、数模混合及射频产品，正在加速进行65纳米产品认证和45纳米产品研发。中芯国际的65纳米工艺完全是由中芯国际独立开发的，而在45纳米阶段则引入了合作伙伴IBM公司的技术，加快研发进度。
随着光刻精度的提升，IC设备厂商在工艺开发过程中扮演的角色越来越重要。例如，浸润式光刻机的使用和OPC(光学邻近校正)系统的引入为45纳米工艺提供了硬件和软件的保障。在提升技术水平的同时，企业还应该加强专利申请以保护自己的知识产权。截至2008年8月，中芯国际资深研发团队超过800人，共获得了2204项专利申请号。
中芯国际非常期待与中国IC设计企业实现共赢，从设计服务、掩模版制造、芯片制造到凸点制作、晶圆测试以及芯片的封装和测试，中芯国际可以为IC设计企业提供全方位的一站式服务。目前，中芯国际在北京、上海、深圳、成都等地有14个MPW(多项目晶圆)服务中心，就近为IC设计企业提供服务。
(本文根据张汝京在“ICChina2008”主题演讲上的发言整理，未经本人确认。)
上海华虹NEC电子有限公司市场副总裁高峰
企业服务领域持续拓宽
根据不同的IC市场应用，华虹NEC相继开发了多种特色工艺，为跻身领先的特殊工艺代工服务商行列打下了坚实的基础。通过对这些特色工艺的整合，并与相应的市场需求结合，华虹NEC确定了以嵌入式非挥发性存储器、模拟/电源管理、高压及射频为代表的四大战略工艺平台，并持续强化其核心技术能力。
在确立了以模拟电路为核心业务之一的战略发展方向后，华虹NEC持续加强该业务领域的核心技术能力，以提供更全面更可靠的工艺平台，满足模拟电路市场的发展需求。在模拟/电源管理工艺平台上，华虹NEC充分运用已有的技术经验与优势，进行主要用于电源管理产品的BCD等工艺的开发，目前，0.5微米CA500C工艺的模拟器件已经开发完成，并且顺利通过了工艺验证。
CA500C是基于华虹NEC成熟逻辑工艺所搭建的CMOS模拟工艺平台，它延续了逻辑部分器件的成熟稳定特性，并提供多种可供模拟电路设计的器件选择。CA500C工艺的推出，丰富了模拟/电源管理工艺技术平台的内涵，使华虹NEC拥有更全面可靠的工艺线，满足模拟电路市场的发展需求。
CA500C延续了华虹NEC0.5微米、5V的逻辑成熟工艺，在逻辑部分器件特性维持不变的情况下，针对市场与客户设计的需求，开发了丰富的可供模拟电路设计的器件选择，如多种阻值的高精度高阻值电阻，高密度电容；又如DeepNWell(深N阱)技术，既可用于低噪声设计，也可支持高放大系数的NPN器件；还提供了如耗尽型晶体管、多晶硅熔丝、OTP(一次性可编程)等器件，可以很好地满足如开关电路、客户编程等多种设计需求。
CA500C工艺稳定性高，在音频功放电路、模拟类MCU(微控制器)、电能计量类产品、照明产品、工业测量ADC(模数转换器)产品等广泛的产品应用领域中可为客户提供更可靠的芯片制造方案。
除了CA500C工艺外，华虹NEC同时也在CA500CL工艺平台上开发模拟器件，以期达到更低阈值的电压，从而进一步加强公司在模拟电路上的技术能力。嵌入式非易失性存储器工艺平台也是华虹NEC战略技术发展方向之一，目前，基于华虹NEC的0.13微米嵌入式闪存工艺(EF130)生产的SIM卡产品已经完成产品的可靠性测试并进入量产阶段，从而使工艺的发展进入一个新的阶段。
EF130嵌入式闪存工艺的设计平台面向智能卡、MCU(微控制器)和SoC(系统级芯片)等产品，其工艺平台拥有中大容量的嵌入式闪存IP、齐全的模拟IP、高速静态随机存储器和低功耗设计库、高性能的I/O(输入/输出)单元以及完善的产品和测试方案。产品平台具备拓展性的1.6V～5.5V宽电压支持能力。嵌入式闪存工艺在工业温度范围内已达到业界领先的可靠性指标，运用该技术平台开发的产品的擦写寿命超过30万次，数据保存时间至少可达10年。该工艺同时具有极低的静态功耗，相当于同类工艺产品约10%的静态功耗，其特性使产品更具竞争优势。