倒装芯片将成为封装技术的最新手段
摘 要：本文介绍了倒装芯片技术的特点并指出其工艺应用。 关键词：倒装芯片；工艺应用 1 引言 将芯片封装在一个封装体内或其表面上是封装界沿用了多年的一种传统的封装技术。如LPCC、TBGA、SOIC和DIPS等都采用这种封装方法。90年代以来，随着应用领域的大力驱动，封装技术不断取得日新月异的进展。单从封装技术新名词的涌现速度就足以说明封装技术的不断发展。近几年在各种期刊和会议录文章中出现的封装技术缩略词更是层出不穷，令人眼花缭乱，应接不暇。 人们对铜引线框架的特性及其相关的工艺技术并不陌生。采用金线与其它合金(如铜等)的引线键合技术已接近完美的程度。最近几年，引线键合的节距(交错节距)不断减小，已由原来的100μm降至80μm、50μm、35μm，2002年已降至25μm。目前的封装多采用下列两种形式：1种是采用封帽的气密封装；另一种是采用模压化合物或液体密封剂的灌封方式，使最终的封装体能经受住可靠性测试。此外，与PCB的互连采用针式引线，其形状可分为直接鸥翼形成“J”形。三四年以前，制造产品的最终目的通常是最大限度地延长使用寿命。但如今的情况已大不相同了，消费类产品已达到极为丰富的程度。一旦产品出现故障，人们通常采用的方法是弃旧购新，因为购买新产品的价格甚至比维修还要划算。这也足以说明，大部分产品的价格已发生了许多变化。 2 倒装芯片技术的发展 30多年前，“倒装芯片”问世。当时为其冠名为“C4”，即“可控熔塌芯片互连”技术。该技术首先采用铜，然后在芯片与基板之间制作高铅焊球。铜或高铅焊球与基板之间的连接通过易熔焊料来实现。此后不久出现了适用于汽车市场的“封帽上的柔性材料(FOC)”；还有人采用Sn封帽，即蒸发扩展易熔面或E3工艺对C4工艺做了进一步的改进。C4工艺尽管实现起来比较昂贵(包括许可证费用与设备的费用等)，但它还是为封装技术提供了许多性能与成本优势。与引线键合工艺不同的是，倒装芯片可以批量完成，因此还是比较划算。 由于新型封装技术和工艺不断以惊人的速度涌现，因此完成具有数千个凸点的芯片设计目前已不存在大的技术障碍小封装技术工程师可以运用新型模拟软件轻易地完成各种电、热、机械与数学模拟。此外，以前一些世界知名公司专为内部使用而设计的专用工具目前已得到广泛应用。为此设计人员完全可以利用这些新工具和新工艺最大限度地提高设计性，最大限度地缩短面市的时间。 无论人们对此抱何种态度，倒装芯片已经开始了一场工艺和封装技术革命，而且由于新材料和新工具的不断涌现使倒装芯片技术经过这么多年的发展以后仍能处于不断的变革之中。为了满足组装工艺和芯片设计不断变化的需求，基片技术领域正在开发新的基板技术，模拟和设计软件也不断更新升级。因此，如何平衡用最新技术设计产品的愿望与以何种适当款式投放产品之间的矛盾就成为一项必须面对的重大挑战。 由于受互连网带宽不断变化以及下面列举的一些其它因素的影响，许多设计人员和公司不得不转向倒装芯片技术。 其它因素包括：①减小信号电感——40Gbps(与基板的设计有关)；
②降低电源／接地电感；
③提高信号的完整性；
④最佳的热、电性能和最高的可靠性；
⑤减少封装的引脚数量；
⑥超出引线键合能力，外围或整个面阵设计的高凸点数量；
⑦当节距接近200μm设计时允许；S片缩小(受焊点限制的芯片)；
⑧允许BOAC设计，即在有源电路上进行凸点设计。 然而，由于倒装芯片工艺的固有特点使采用倒装芯片工艺制作的封装并非是全密封的，且还要使用刚性凸点。在这一点上，它与采用引线键合将芯片与基板相连接的方法有所不同。许多早期的C4设计都与芯片(热膨胀系数，即CTE约为2．3-2．8ppm)一起组装在陶瓷基板(CTE为7ppm)上。这种设计通常需要底部填料以确保芯片与基板的可靠连接。底部填充的主要作用是弥补芯片与基板之间在功率与／或热循环期间出现的CTE失配，而不起隔离潮湿的作用。CTE失配有可能造成芯片与基板以不同的速度膨胀和收缩，最终会导致芯片的断裂。 倒装芯片工艺自问世以来一直在微电子封装中得到广泛应用。最近5年由于对提高性能，增加凸点数量和降低成本等方面不断提出新的要求。为了满足这些要求，许多知名大公司已对倒装芯片技术做了许多改进。由于芯片尺寸已经增加，凸点节距已经减小，促进新型基板材料不断问世，芯片凸点制作工艺和底部填充技术不断改善，环保型无铅焊料逐步得到广泛应用，致使互连的选择越来越广泛。 3 新工艺问世 最近几年由于应用领域不断对工艺提出新的要求，世界各国，尤其是美国从事封装技术研究的机构和公司都纷纷推出其新的工艺和技术。这些新的工艺可省去以往那些价格昂贵的基板和工艺步骤，直接在PCB上安装更小的芯片。这些工艺尤其适用于低成本的消费类产品。此外，最近一些公司还开发出一种采用有机基板的新工艺。这种有机基板的最大优势在于它的制造成本。它比陶瓷基板工艺的成本要低得多，而设计的线条却可以达到非常细密的程度。自从有机基板出现以来，为了满足日益缩小的特征尺寸的要求，许多公司已开发出有机基板专用的工具和工艺技术。 可供选择的基板材料十分丰富，包括柔性基板(带状)、叠层基板(FR-4、FR-5、BTTM等)、组合基板(有机组合薄层或叠层上的薄膜介质材料)、氧化铝陶瓷、HiTCETM陶瓷、以及具有BCBTM介质层的玻璃基板等，可谓应有尽有。几年前，如果一个 高速芯片组件所耗的功率较高，凸点在2000个以上，节距为200pm的话，其制造难度与制作成本将会高的难以想像。但就目前的工艺设备与技术能力而言，对同类难度产品的制造与组装成品率都已达到相当高的水平，且制造成本已趋于合理化。推动这些新工艺发展的驱动力是什么呢?其实，与任何新技术相同，推动其发展的动力仍是为了达到生产与样品基板的普及性、基板与组装成本、封装设计要求与可靠性等因素之间的平衡。 4 成本问题 像其它技术一样，倒装芯片技术的制造成本仍然与技术和批量大小密切相关。目前大多数工艺的成本仍然十分高昂，而标准工艺仍受批量生产程度的驱使。此外，可靠性也是需要解决的一个问题。许多公司在进行有机封装时仍在使用针对气密封装的可靠性标准。目前有许多公司正在和JEDEC讨论解决这一问题的办法。近一段时间，各种科技期刊报道了多篇论述这一问题的文章。估计在不远的将来有望出台一套专门适用于有机封装技术的标准。与此同时，供应商与用户也在不断努力，为满足单个用户的特殊要求提供必要的可靠性。过去，IC封装通常需要进行下面一系列的可靠性测试。①在121℃下进行168个小时的相对湿度压力锅蒸煮试验(RH-PCT)；
②在150℃下完成1000小时的高温存储(HTSL)试验；
③在85℃下完成1000小时，85％相对湿度温度-温度偏压试验(RH-THBT)；
④在-55℃-+125℃下完成1000个循环。
⑤在130℃下完成超过168小时，85％相对湿度强加速温湿应力试验(RH-HSAT)。 封装与PCB的二级可靠性包括许多项不同的测试。这些测试需要在0℃-100℃下完成300个循环。JEDEC对测试标准和循环的停留时间做了十分详细的规定。 随着有机封装应用领域的不断扩大，可靠性问题将成为该技术面临的主要挑战。其中由潮气吸收引起的分层，以及由封装结构的精细程度和电流密度过高引起的电迁移等问题都必须得到更多的关注。聚酰亚胺是吸潮性能最差的材料之一。尽管目前的一层或两层带状生产都采用这种材料，但它与铜的粘接性能较差，因此有机封装要想取得长足发展必须解决这些问题。 5 失效机理 要充分理解材料在使用过程中出现的失效机理仍需要通过湿气和腐蚀测试，如PCT和HAST等。不过这些测试是否应该用作鉴定失效的基本条件仍有争议。这些问题还有待JEDEC和其它机构的进一步商议。除此之外，封装界还在探讨其它的测试手段。一些公司认为，一理了解了失效的机理就可以取消某些测试标准。 然而，一些特殊应用的产品仍要与许多喷气式飞机部件、医疗部件、卫星、导弹等一起进行温度循环实验。在这类情况下仍需要可靠性更高、寿命更长的倒装芯片封装。因此必须开发一种适合高速大功耗(5—100W)工作的芯片工艺技术。这类芯片的凸点通常在2000-5000个，节距在200μm或以下。尽管有许多公司正在从事这方面的研究，但谁会成为最大的赢家目前尚不明朗。 迄今为止，每个公司都在制订各自的工作目标，因此市场上的工艺技术及支撑产品的种类十分繁杂。主要包括CSP、DCA、COB和FCBGA(倒装
芯片焊球网络阵列)等。 6 选择 倒装芯片的最终结果是一个封装，但它本身是一种工艺而并非封装。可以采用各种不同的方法改变工艺以满足各种不同的应用要求。最基本的步骤包括：制作芯片封装凸点、切片、将芯片倒装在基板或载体上、芯片与基板再流焊、在芯片与基板之间进行底部填充、老化、制作BGA焊球、将最终的封装组装到另一块印制电路板(通常为FR-4)上。 是否选择倒装芯片技术作为最终的封装选择主要取决于基板的选择。通常基板必须符合下列要求：①芯片的电学要求(电感、电容、电阻、传播延迟、EMI等)；
②根据供应商提供的基板设计特点(线条、间隔、通孔尺寸、通孔直径等)进行设计；
③成本要求；
④焊球或焊膏(含铅或无铅)的组份；
⑤热性能要求；
⑥尺寸要求；
⑦应用对封装可靠性的要求；
⑧应用对PCB或二极可靠性的要求。 7 结论 综上所述，在设计或制造中遇到问题时应常与组装伙伴共同商讨对策。因为他们所拥有的模拟软件可以对任何电参数和热特性进行模拟，可最终选出最佳的封装手段；他们的建模能力可满足新型设计的高速要求；他们拥有丰富的经验和可靠的数据,完全可根据设计方案完成产品的生产和制作；他们还拥有对最终产品的测试能力，还可以就材料的选择、热选择、焊料合金和组装结构提出切实可行的建议。
②降低电源／接地电感；
③提高信号的完整性；
④最佳的热、电性能和最高的可靠性；
⑤减少封装的引脚数量；
⑥超出引线键合能力，外围或整个面阵设计的高凸点数量；
⑦当节距接近200μm设计时允许；S片缩小(受焊点限制的芯片)；
⑧允许BOAC设计，即在有源电路上进行凸点设计。 然而，由于倒装芯片工艺的固有特点使采用倒装芯片工艺制作的封装并非是全密封的，且还要使用刚性凸点。在这一点上，它与采用引线键合将芯片与基板相连接的方法有所不同。许多早期的C4设计都与芯片(热膨胀系数，即CTE约为2．3-2．8ppm)一起组装在陶瓷基板(CTE为7ppm)上。这种设计通常需要底部填料以确保芯片与基板的可靠连接。底部填充的主要作用是弥补芯片与基板之间在功率与／或热循环期间出现的CTE失配，而不起隔离潮湿的作用。CTE失配有可能造成芯片与基板以不同的速度膨胀和收缩，最终会导致芯片的断裂。 倒装芯片工艺自问世以来一直在微电子封装中得到广泛应用。最近5年由于对提高性能，增加凸点数量和降低成本等方面不断提出新的要求。为了满足这些要求，许多知名大公司已对倒装芯片技术做了许多改进。由于芯片尺寸已经增加，凸点节距已经减小，促进新型基板材料不断问世，芯片凸点制作工艺和底部填充技术不断改善，环保型无铅焊料逐步得到广泛应用，致使互连的选择越来越广泛。 3 新工艺问世 最近几年由于应用领域不断对工艺提出新的要求，世界各国，尤其是美国从事封装技术研究的机构和公司都纷纷推出其新的工艺和技术。这些新的工艺可省去以往那些价格昂贵的基板和工艺步骤，直接在PCB上安装更小的芯片。这些工艺尤其适用于低成本的消费类产品。此外，最近一些公司还开发出一种采用有机基板的新工艺。这种有机基板的最大优势在于它的制造成本。它比陶瓷基板工艺的成本要低得多，而设计的线条却可以达到非常细密的程度。自从有机基板出现以来，为了满足日益缩小的特征尺寸的要求，许多公司已开发出有机基板专用的工具和工艺技术。 可供选择的基板材料十分丰富，包括柔性基板(带状)、叠层基板(FR-4、FR-5、BTTM等)、组合基板(有机组合薄层或叠层上的薄膜介质材料)、氧化铝陶瓷、HiTCETM陶瓷、以及具有BCBTM介质层的玻璃基板等，可谓应有尽有。几年前，如果一个 高速芯片组件所耗的功率较高，凸点在2000个以上，节距为200pm的话，其制造难度与制作成本将会高的难以想像。但就目前的工艺设备与技术能力而言，对同类难度产品的制造与组装成品率都已达到相当高的水平，且制造成本已趋于合理化。推动这些新工艺发展的驱动力是什么呢?其实，与任何新技术相同，推动其发展的动力仍是为了达到生产与样品基板的普及性、基板与组装成本、封装设计要求与可靠性等因素之间的平衡。 4 成本问题 像其它技术一样，倒装芯片技术的制造成本仍然与技术和批量大小密切相关。目前大多数工艺的成本仍然十分高昂，而标准工艺仍受批量生产程度的驱使。此外，可靠性也是需要解决的一个问题。许多公司在进行有机封装时仍在使用针对气密封装的可靠性标准。目前有许多公司正在和JEDEC讨论解决这一问题的办法。近一段时间，各种科技期刊报道了多篇论述这一问题的文章。估计在不远的将来有望出台一套专门适用于有机封装技术的标准。与此同时，供应商与用户也在不断努力，为满足单个用户的特殊要求提供必要的可靠性。过去，IC封装通常需要进行下面一系列的可靠性测试。①在121℃下进行168个小时的相对湿度压力锅蒸煮试验(RH-PCT)；
②在150℃下完成1000小时的高温存储(HTSL)试验；
③在85℃下完成1000小时，85％相对湿度温度-温度偏压试验(RH-THBT)；
④在-55℃-+125℃下完成1000个循环。
⑤在130℃下完成超过168小时，85％相对湿度强加速温湿应力试验(RH-HSAT)。 封装与PCB的二级可靠性包括许多项不同的测试。这些测试需要在0℃-100℃下完成300个循环。JEDEC对测试标准和循环的停留时间做了十分详细的规定。 随着有机封装应用领域的不断扩大，可靠性问题将成为该技术面临的主要挑战。其中由潮气吸收引起的分层，以及由封装结构的精细程度和电流密度过高引起的电迁移等问题都必须得到更多的关注。聚酰亚胺是吸潮性能最差的材料之一。尽管目前的一层或两层带状生产都采用这种材料，但它与铜的粘接性能较差，因此有机封装要想取得长足发展必须解决这些问题。 5 失效机理 要充分理解材料在使用过程中出现的失效机理仍需要通过湿气和腐蚀测试，如PCT和HAST等。不过这些测试是否应该用作鉴定失效的基本条件仍有争议。这些问题还有待JEDEC和其它机构的进一步商议。除此之外，封装界还在探讨其它的测试手段。一些公司认为，一理了解了失效的机理就可以取消某些测试标准。 然而，一些特殊应用的产品仍要与许多喷气式飞机部件、医疗部件、卫星、导弹等一起进行温度循环实验。在这类情况下仍需要可靠性更高、寿命更长的倒装芯片封装。因此必须开发一种适合高速大功耗(5—100W)工作的芯片工艺技术。这类芯片的凸点通常在2000-5000个，节距在200μm或以下。尽管有许多公司正在从事这方面的研究，但谁会成为最大的赢家目前尚不明朗。 迄今为止，每个公司都在制订各自的工作目标，因此市场上的工艺技术及支撑产品的种类十分繁杂。主要包括CSP、DCA、COB和FCBGA(倒装
芯片焊球网络阵列)等。 6 选择 倒装芯片的最终结果是一个封装，但它本身是一种工艺而并非封装。可以采用各种不同的方法改变工艺以满足各种不同的应用要求。最基本的步骤包括：制作芯片封装凸点、切片、将芯片倒装在基板或载体上、芯片与基板再流焊、在芯片与基板之间进行底部填充、老化、制作BGA焊球、将最终的封装组装到另一块印制电路板(通常为FR-4)上。 是否选择倒装芯片技术作为最终的封装选择主要取决于基板的选择。通常基板必须符合下列要求：①芯片的电学要求(电感、电容、电阻、传播延迟、EMI等)；
②根据供应商提供的基板设计特点(线条、间隔、通孔尺寸、通孔直径等)进行设计；
③成本要求；
④焊球或焊膏(含铅或无铅)的组份；
⑤热性能要求；
⑥尺寸要求；
⑦应用对封装可靠性的要求；
⑧应用对PCB或二极可靠性的要求。 7 结论 综上所述，在设计或制造中遇到问题时应常与组装伙伴共同商讨对策。因为他们所拥有的模拟软件可以对任何电参数和热特性进行模拟，可最终选出最佳的封装手段；他们的建模能力可满足新型设计的高速要求；他们拥有丰富的经验和可靠的数据,完全可根据设计方案完成产品的生产和制作；他们还拥有对最终产品的测试能力，还可以就材料的选择、热选择、焊料合金和组装结构提出切实可行的建议。