Mentor Graphics和SMIC共商65nm的DFM设计

IC设计一直以来都遵循着相对固定的流程，芯片设计者完成设计后，就将方案交给了晶圆厂生产，自己并不会直接参与芯片的制造过程。随着工艺节点的进步，半导体制程和工艺复杂度增加，以前可以忽略不计的误差可能对电气特性造成巨大的影响，而芯片的设计也可能引发生产上的问题，对最终的良率造成影响。

如何解决这样的问题？IC设计公司、EDA厂商和IC制造商开始联合起来，一起研究可制造性设计的方法，在保证良率的情况下实现更优化、高效的解决方案。尤其在工艺节点达到90nm以后，DFM（可制造性设计）变得必不可少。

明导（Mentor Graphics）和中芯国际（SMIC）日前就DFM设计召开了一场研讨会，介绍了国内65nm设计的现状，探讨了实施DFM的关键，还有不少工程师分享了DFM设计方面的经验。

中芯国际：市场概况和65nm设计现状

中芯国际表示，中国今年整个半导体产业的增长率将会比去年增加14%。从去年第三季度开始，产能的需求开始增强的趋势就已经出现，今年第一季度还曾经出现了产能不足的状况。接下来的1-2个季度里，产能不足的状况还可能持续，市场整体还是向好的，未来的三四年时间都会比较乐观。而在IC设计方面，2009年中国IC设计市场达到40亿美金，是全球的4-5名，而今年预计会超出50亿美金。

市场增长看好的情况下，中芯国际还发现本土厂商对65nm技术的需求逐渐超过了台湾和美国，2008年开始，在中芯国际流片的国内厂商比例就已经达到了46%。其他代工厂如TSMC也曾表示，中国本土企业对65nm技术的需求很强。

明年是国家十二五规划的第一年，将是产业非常重要的一年。这一年将决定下一个技术节点是32nm、22nm还是16nm。此外，对DFM的重点支持也将纳入规划。中芯国际表示未来的重点会放在IP和与客户的合作方面，并且一再强调了IP的重要性，相信其他关注DFM的厂商也在积极调整策略，配合中国IC市场即将到来的下一轮增长。

DFM设计：一项重大的系统工程

半导体工艺节点的缩小是影响芯片生产良率的重要因素，因为光学临近效应越来越明显，光刻的精确度更难控制。新的光刻分辨率提高技术能在一定程度上解决问题，但副作用也较为明显。

65nm制程面临着上述问题，而且必须在设计时就进行考虑，因为一旦流片就无法修复。Mentor的Calibre LFD (光刻友好设计) 在设计初期就可以对工艺变化进行管理，进行光刻工艺制程的建模、检查设计版图寻找不同的失效原因，再对设计进行修改。

Calibre LFD平台是明导国际 Calibre DFM平台的重要组成部分。除此之外，Calibre平台还包括用于CMP仿真的Calibre CMPAnalyzer产品；用于关键区域分析（CAA）和仿真的Calibre YieldAnalyzer产品；以及用于自动DFM布线改进的带有SmartFill的Calibre YieldEnhancer产品，其中包括了高度优化平面性填充。

可见DFM设计横跨整个IC设计制造流程，是一项非常复杂的系统工程。而在这项工程里面，还有一点不容忽视：工艺工程师和设计工程师的协作。这是一个很有意思的话题，是技术领域内人为因素起作用的地方。对于复杂系统的设计工程师来说，他们的首要任务是理解系统需求，转化为实际电路，而工艺工程师要保证设计的电路能够顺利流片，并且良率和规格都符合要求。工艺节点并未达到纳米级的时候，偶尔出现的设计冲突，其中一方也可以顺利解决，因此他们之间的沟通非常有限。随着工艺节点的前进，时序、离子注入、沉积厚度和线条越来越细等各方面问题显现，现有的流程无法保证一次流片成功。

因此芯片制造方开始想办法制定各种规则和优先级实现良率提升，并反馈给设计方。但是不同IC有不同侧重，这些规则并不具有通用性，有些规则适用于逻辑门电路，有些规则适用于存储，必须在消除通用障碍的前提下，规则才能发挥更大的作用。

随着大型EDA公司开始关注到这个问题，他们发现之前对设计、制造的划分界限并不合理。行业开始逐渐意识到，DFM是一个系统级的问题，整个设计构件、元件库都必须支持DFM，制造一方也必须引入DFM工具如CAA分析，来研究随机缺陷造成的影响。

由制造方提供受保护的DFM引擎给设计方；为元件库和IP建立DFM标准，在整个芯片设计生产流程中引入支持DFM的设计构件……这些做法都能保证更先进工艺节点下的最优效果。工艺和设计的进步不止，DFM模式的变化也就存在无限可能。