CEVA推出高性能及低功耗DSP平台
这些可配置的高效硬件平台可减少开发工作量，降低成本高昂的重新流片的风险，并最终缩短嵌入式处理器应用产品的上市时间。它采用业界标准系统总线，让设计人员能够添加自己的硬件模块，或者将DSP与其它片上系统相连接，从而使CEVA内核的集成变得非常简单高效。通过CEVA的智能功率管理单元(PMU)技术，两个版本的平台都支持关键的低功耗设计要求，比如根据事件类型、源、目的地、主控端(initiator)和持续时间，分别进行每一个资源和阵列的自动睡眠/唤醒。
CEVA企业市场拓展副总裁EranBriman表示：“我们的客户身处于某些发展最快及最具活力的市场领域中，故需要尽可能地减少开发的时间、风险和复杂性。这次推出的增强型平台基于我们在无线和多媒体领域公认的专业技术，为客户提供极其有效的方法，在完整的系统中充分利用CEVA的DSP内核系列产品的功能。我们超过90%的CEVA-XDSP内核客户还获得授权使用相辅相成的CEVA子系统，彰显了这些平台能为复杂处理器解决方案的开发带来关键的增值能力。”
这两款平台，通过众多客户在目标应用领域中运用而不断发展，具有架构增强功能，能够显著减小芯片尺寸、降低功耗，同时不影响性能。它们适合于最复杂和集成度最高的SoC，并带有完整的AHB阵列、DMA、TDM端口、功率管理、外部主/从端口、完整的以DSP为导向的外设，以及L2内存的接口。
与CEVA前一代平台产品相比，全新平台可为设计人员提供如下优势：
速度提高10%
芯片尺寸减小20%
泄漏功耗降低20%，动态功耗降低10%
时钟树单元减少50%，确保更高的生产良率
对H.264等视频编解码标准的MHz要求降低5%。
CEVAXS1100A平台针对无线基带和通用DSP解决方案进行了优化，并紧密结合CPU和DSP，以满足实时基带处理的需求。其主要特性如下：
智能功率管理单元(PMU)，用于功耗的动态控制；
一套完整的、可通过APB桥扩展的硬件外设；
通过AHB兼容桥连接主控制器；
两级存储器架构，可实现CEVADSP和ARM内核之间的内存共享，从而减少系统复杂性、芯片尺寸及降低功耗；
代码替换单元实现运行中(on-the-fly)的固件程序旁路。
CEVAXS1200A平台瞄准多媒体及其它DSP密集型应用，能够实现CPU和DSP的去耦，支持多个独立时钟系统。它集成了如下一些额外功能，可增强数字多媒体设备等应用的系统处理能力：
具有3D传输能力的16路先进DMA，使DSP能够自发地处理大部分数据流量；
第三方加速器接口，适用于DSP密集型应用；
多达4个TDM端口，可用作音频和语音数据接口。