Sematech与合作伙伴连手克服未来3D芯片技术挑战

       美国半导体科技研发联盟 Sematech 旗下的3D Enablement Center (3DEC)与美国半导体产业协会(SIA)、Semiconductor Research Corp. (SRC)，日前共同定义出了wide I/O DRAM 之后的未来3D芯片(3D IC)技术杀手级应用，以及将遭遇的挑战。

       Sematech 表示，上述单位的众学者专家经过讨论之后，定义出异质运算(heterogeneous computing)、内存、影像(imaging)、智能型感测系统(smart sensor systems)、通讯交换器(communication switches)，以及电力输送/调节(power delivery/conditioning)等几项颇具潜力的未来杀手级应用技术；而与这些应用相关的技术挑战，则包括：降低3D芯片架构成本、系统/架构之先导(pathfinding)、通用的异质多裸晶堆栈测试问题以及散热管理。

       「克服下一代应用的共同技术挑战，是加速 3D芯片技术推广的关键；」Sematech总裁暨执行长Dan Armbrust表示：「Sematech旗下的3DEC在相关合作研发计划中的下一阶段目标，是针对这些共同的技术挑战，提供可用的基础架构。」Sematech指出，在 wide I/O DRAM 问世之后，市场的高需求、以及各种证实3D整合优势的大量应用，将驱动产业界对3D芯片技术更进一步的研发；那些优势包括了较低的功耗、较高的性能，功能性的增加以及较低成本。

       自 2011年1月以来，Sematech的3DEC率先投入3D芯片标准与规格的开发；为了迎接未来3D整合芯片与系统的时代，3DEC定义出3~5年内可见的相关杀手级应用与共同技术挑战，好为 wide I/O DRAM 之后的3D芯片技术铺平道路。

       「3D芯片技术的发展已经来到了一个转折点；」SIA主席Brian Toohey表示，产业界已经藉由许多工作体会到合作的好处，此一正在发展的伙伴关系，将把3D芯片整合技术推向下一个阶段，让业界充分了解相关技术为半导体制造与设计领域带来的商机潜力。Sematech的3DEC在2010年12月成立以来，专注于为具成本效益的TSV制程3D芯片解决方案，推动建立横跨整个产业的支持生态系统。