避免下一个雄心勃勃的产品发布遭遇搁浅

       相对较高的输入电压使得越来越不容易将电源电压保持在处理器的安全限值之内，而且对产品的尺寸、营运成本、安全性和可靠性具有直接的影响。导致过压的此类风险包括但不限于：

· 中间电源总线上的输入浪涌事件

· 开关稳压器 PFM / PWM 定时中的少许误差

· 在制造过程中引入错误、水货或假冒电容器          

       尽管大多数公司均否认非法电子组件进入其组装线的可能性，但是，根据凌力尔特公司接到的客服电话、与其他 IC 公司同行的讨论、以及美国参议院 2012 年 5 月发布的报告皆表明黑市和假冒电子组件经常出现，即使在那些最富盛名的公司和最安全的应用中也不能幸免。           

       上面所列 3 种事件中的任何一种都可以引起超过负载额定值的输出电压摆幅，从而有可能导致昂贵的 FPGA、ASIC 或微处理器遭受永久性的损坏，在某些极端场合中甚至会造成起火燃烧。视损坏程度的不同，确定问题的根源或许相当具有挑战性，而且由此引起的高维修成本、客户生产效率的下降、以及对您声誉的损害都会是极其令人沮丧的。          

       假如您的系统采用了中间电压总线，就应当考虑采取一种风险消减方案，以最大限度地降低成本并减少给客户带来的不便。传统的过压保护方案需采用熔丝，这不适合用来保护新式 FPGA、ASIC 及微处理器，特别是当上游电压轨的标称值为 24V 或 28V 时。响应时间变化多端而且准确度很差，以至于无法在此类高“输入至输出电压比”的应用中保证得到保护功能。此外，即使数字逻辑器件成功地得到保护，恢复过程也将十分漫长，最终造成的故障停机时间会让客户非常不满，因为在尝试系统重启之前必需通过人为干预来更换熔丝。         

       已经设计了一种新型解决方案，其将一个额定电压为 38V 的 10A DC/DC 开关稳压器与用于防范诸多个故障 (包括输出过压) 的电路组合起来，以保护高价值的 FPGA、ASIC 或微处理器。            

       针对负载上的过压状况，在工厂里对每个稳压器都进行了测试，并保证相关的保护电路可在故障发生后的 500ns 以内起作用，符合要求的器件方可提供给客户。此外，恢复过程快速且简单。只需对一个逻辑电平控制引脚进行电平变换即可恢复正常运作 (假设故障已被清除)，否则保护功能电路将立即重新运行，表示存在某种更加严重的故障。现在，利用一个紧凑的表面贴装型器件就能为当今最先进的数字逻辑器件提供电源和保护。