先进内存管理技术应对嵌入式存储器设计挑战
嵌入式设计师将面临45nm左右工艺节点嵌入式存储器设计的艰巨挑战。业界一些著名公司也纷纷声称，传统SRAM、闪存和DRAM将在这些工艺节点遭遇可扩展性和耐久性问题。
因此，嵌入式内存管理不仅具有全新的意义，而且会面临各种设计机遇和相关挑战。这是因为存储器芯片制造商为了满足可扩展性和耐久性要求，正在改变曾经稳定的架构和技术。为了避开这些必然性，传统存储器供应商试图将更多的电路塞入已经彻底改变并拥挤不堪的架构中，而新供应商则在努力尝试不同的技术路线。
与此同时，微处理器制造商在积极致力于不断提高性能。在45nm工艺节点，这些带嵌入式内存管理单元(MMU)的更新更强大的微处理器除了面对惯常的存储器问题，还将产生自身特有的设计问题。而第一代磁阻RAM(MRAM)和相变RAM(PRAM)等更先进的存储器技术可能会进一步加剧这些基本问题。
MMU可能需要变形才能被集成入更复杂的结构中，进而满足拥有多个嵌入式处理器的高度先进的系统级芯片(SoC)的要求。例如，最近的研究成果已经开始采用动态两级内存管理，据说这种方法速度要快于基于软件的内存管理方案。
由于无法跟上更小特征尺寸的发展，传统存储器即将寿终正寝，内存管理因此将面临更大的困难，并将成为存在大量因传统存储器和未经验证技术的变化而引起的未知的和仍有待确定的新问题的领域。这些未知领域主要关注的问题和新增存储器电路、修改后的架构及新材料技术如何与最新的MMU软硬件技术相整合有关。
对嵌入式设计来说，维持MMU高效操作的最佳途径是保持存储器的简单和直接。一个理想架构应能提供经验证的可扩展性和无限耐久性，并具有快速开关、低功耗和高速度等特性。到目前为止，只有很少的存储器开发商利用了某种丰富资源来提供这些关键的嵌入式设计优势。这种资源就是自旋电子或旋转电子，亦即依赖电子自旋来完成相应功能的器件。这种旋转是一种与磁性相关的电子量子属性。
一直以来，芯片制造商和电子系统OEM商都依赖基于电荷的器件。传统电子元件只是在硅片或知识产权内核中移动电荷，不过，与每个电子相关的自旋特性尚未被普遍应用。
最近,Grandis公司的工程师发明了操控电子自旋的新方法，可用来创建被称为自旋转移力矩(STT)RAM的通用非易失性存储器电路。纳米磁体被用来控制自旋，当电子通过纳米磁体时，电子自旋方向将与纳米磁体的磁化方向相同。
图1 位线、覆层和写字线在传统MRAM中形成一个磁区用以切换‘0’和\‘1’状态。
磁隧道结(MTJ)位于STT-RAM位单元的中心，由两个铁磁体电极组成，中间有一个很薄的绝缘层。存储或自由层是顶部的纳米磁体，中间是相隔用的屏障，“钉扎”层或自旋过滤器是底部的纳米磁体。
自旋转移开关可将MTJ的状态从非并行或1变换到并行或0，反之亦然。这是通过从MTJ的顶部向底部(或从底部向顶部)垂直灌入电流来实现的。通过电流直接流经比特位，STT-RAM可实现对每个比特位的单独寻址，因此可以避免意外的写入错误。
开关操作利用自旋极化电流来实现。利用STT方法实现电流的极化后，数据就可以从固定的MTJ层或极化器传送到自由的MTJ层。流经固定层的电流会对电子进行极化，极化后的电子将影响自由层的开关，从而实现并行和非并行的配置结构。
SST-RAM非常适合未来用超精细工艺制造的MRAM。它不仅能使MMU问题更少，而且能被高效地嵌入新一代的FPGA、微处理器、微控制器和SoC器件中。由于STT-RAM的内部电压只有1.2伏，因此可以用单节1.5V的电池供电。
图2 电流以垂直方式直接流经每个SIT-RAM比特位从而实现对每个比特位的单独寻址，因而可以避免写入错误。
另一方面，DRAM和闪存都需要电荷泵提供更高的电压。现有NAND闪存技术在写入操作时要求内部电压提升到10V至12V。这种电压提升需要电荷泵的帮助，因此需要消耗相当大的功率，对嵌入式设计师来说这是很不利的设计条件。
STT-RAM的另外一个主要优点是低写入电流，90nm工艺节点时大约在100到200微安(?A) 数量级。而到45nm及以下半导体工艺节点时，写入电流还将大幅降低至100?A以下。这种较低的电流性能可实现更高密度、更低成本的存储器。可扩展性、耐久性和电流开关等因素对越来越高的内存管理效率要求有着直接影响。
因此，嵌入式内存管理不仅具有全新的意义，而且会面临各种设计机遇和相关挑战。这是因为存储器芯片制造商为了满足可扩展性和耐久性要求，正在改变曾经稳定的架构和技术。为了避开这些必然性，传统存储器供应商试图将更多的电路塞入已经彻底改变并拥挤不堪的架构中，而新供应商则在努力尝试不同的技术路线。
与此同时，微处理器制造商在积极致力于不断提高性能。在45nm工艺节点，这些带嵌入式内存管理单元(MMU)的更新更强大的微处理器除了面对惯常的存储器问题，还将产生自身特有的设计问题。而第一代磁阻RAM(MRAM)和相变RAM(PRAM)等更先进的存储器技术可能会进一步加剧这些基本问题。
MMU可能需要变形才能被集成入更复杂的结构中，进而满足拥有多个嵌入式处理器的高度先进的系统级芯片(SoC)的要求。例如，最近的研究成果已经开始采用动态两级内存管理，据说这种方法速度要快于基于软件的内存管理方案。
由于无法跟上更小特征尺寸的发展，传统存储器即将寿终正寝，内存管理因此将面临更大的困难，并将成为存在大量因传统存储器和未经验证技术的变化而引起的未知的和仍有待确定的新问题的领域。这些未知领域主要关注的问题和新增存储器电路、修改后的架构及新材料技术如何与最新的MMU软硬件技术相整合有关。
对嵌入式设计来说，维持MMU高效操作的最佳途径是保持存储器的简单和直接。一个理想架构应能提供经验证的可扩展性和无限耐久性，并具有快速开关、低功耗和高速度等特性。到目前为止，只有很少的存储器开发商利用了某种丰富资源来提供这些关键的嵌入式设计优势。这种资源就是自旋电子或旋转电子，亦即依赖电子自旋来完成相应功能的器件。这种旋转是一种与磁性相关的电子量子属性。
一直以来，芯片制造商和电子系统OEM商都依赖基于电荷的器件。传统电子元件只是在硅片或知识产权内核中移动电荷，不过，与每个电子相关的自旋特性尚未被普遍应用。
最近,Grandis公司的工程师发明了操控电子自旋的新方法，可用来创建被称为自旋转移力矩(STT)RAM的通用非易失性存储器电路。纳米磁体被用来控制自旋，当电子通过纳米磁体时，电子自旋方向将与纳米磁体的磁化方向相同。
 |
图1 位线、覆层和写字线在传统MRAM中形成一个磁区用以切换‘0’和\‘1’状态。
磁隧道结(MTJ)位于STT-RAM位单元的中心，由两个铁磁体电极组成，中间有一个很薄的绝缘层。存储或自由层是顶部的纳米磁体，中间是相隔用的屏障，“钉扎”层或自旋过滤器是底部的纳米磁体。
自旋转移开关可将MTJ的状态从非并行或1变换到并行或0，反之亦然。这是通过从MTJ的顶部向底部(或从底部向顶部)垂直灌入电流来实现的。通过电流直接流经比特位，STT-RAM可实现对每个比特位的单独寻址，因此可以避免意外的写入错误。
开关操作利用自旋极化电流来实现。利用STT方法实现电流的极化后，数据就可以从固定的MTJ层或极化器传送到自由的MTJ层。流经固定层的电流会对电子进行极化，极化后的电子将影响自由层的开关，从而实现并行和非并行的配置结构。
SST-RAM非常适合未来用超精细工艺制造的MRAM。它不仅能使MMU问题更少，而且能被高效地嵌入新一代的FPGA、微处理器、微控制器和SoC器件中。由于STT-RAM的内部电压只有1.2伏，因此可以用单节1.5V的电池供电。
 |
图2 电流以垂直方式直接流经每个SIT-RAM比特位从而实现对每个比特位的单独寻址，因而可以避免写入错误。
另一方面，DRAM和闪存都需要电荷泵提供更高的电压。现有NAND闪存技术在写入操作时要求内部电压提升到10V至12V。这种电压提升需要电荷泵的帮助，因此需要消耗相当大的功率，对嵌入式设计师来说这是很不利的设计条件。
STT-RAM的另外一个主要优点是低写入电流，90nm工艺节点时大约在100到200微安(?A) 数量级。而到45nm及以下半导体工艺节点时，写入电流还将大幅降低至100?A以下。这种较低的电流性能可实现更高密度、更低成本的存储器。可扩展性、耐久性和电流开关等因素对越来越高的内存管理效率要求有着直接影响。