富士通研究所等开发出可在短时间内高精度检测出中子线所致软错误发生率的技术

    　　日本富士通研究所与日本国立天文台夏威夷观测所，开发出了可在短时间内高精度检测出由中子线造成的LSI运行错误（软错误）的发生率的技术。采用该技术可以准确测量因经纬度、高度以及建筑物屏蔽等检测位置的不同而相异的软错误发生率。这样可向LSI开发人员提供判断材料，以便根据LSI的使用现场及用途来采取最佳的软错误对策。
    
    　　“软错误”是次级宇宙线的中子线以及材料中的放射性杂质释放出来的阿尔法射线等影响LSI中的内存及逻辑电路而引起误动作的现象。中子线是3～8成软错误的主要致因。中子线的能源分布会受到经纬度及建筑物屏蔽的影响。要采取最佳“软错误”对策，需要准确测量实际使用现场的软错误发生率。其中，在使用现场进行软错误反馈实验（评价实验）尤为重要。而原来在使用现场很难准确检测出中子线的能量分布。而且，即使1年检测1000个左右的内存芯片，也很难获得充分的统计精度，原因是软错误只发生数次～10次左右。
    
    　　而此次开发的技术不同，通过结合使用中子线检测仪及软错误检测系统同时进行检测，可准确评测中子线强度及能量分布与软错误发生率的关系。此次在夏威夷的莫纳克亚山顶（高度约4200m）进行了检测。在建筑物内部及外部均进行了中子线检测，并评测了建筑物屏蔽对软错误发生率产生的影响。山顶上的中子线强度为东京的16倍左右，将屏蔽因素考虑进去，为东京的7.4倍。将在该山顶上检测到的软错误发生率除以7.4倍得到的值，与原来在东京测量的数据及计算值大体一致。在莫纳克亚山顶，使用1024个90nm工艺的SRAM样品进行了约2400小时的测量，检测出了36次软错误。仅用了在东京测量所需时间的约1/8，就获得了高精度评测结果。今后，将采用此次开发的技术，评测65nm及45nm、32nm工艺LSI的软错误发生率。
    
    　　富士通研究所等将在08年4月27日～5月1日于美国菲尼克斯举办的“2008 IRPS（International Reliability Physics Symposium)”上发表此次开发的技术。