一种高效灵活数字上变频FPGA设计

21IC 2011-04-01 a:1:{i:0;s:6:"芯片";}

软件无线电的基本思想是把A/D变换器尽可能地靠近射频天线，用软件实现无线电系统的各种功能[1]。数字上变频器是软件无线电中发射机的核心部分，它的基本功能是增加基带信号采样率并将其上变频到载波频率上，经过发射天线发射出去。采用专用芯片实现数字上变频器集成度高，应用方便，但是缺少灵活性，在软件无线电中的应用受到限制，因此研究使用可编程的FPGA实现数字上变具有重要意义。
   半导体技术的发展使得FPGA的性能越来越高，目前较高性能的FPGA内嵌了丰富乘累加单元和BlockRam单元，再凭借可编程特点和高速并行结构，FPGA在越来越多的情况下可取代DSP和ASIC而成为未来数字信号处理的理想选择。FPGA内置越来越多的成熟IP核，为研究和开发者提供了方便,缩短了开发周期。
   本文研究了数字上变频原理，根据一组设计实例参数要求，利用Matlab仿真分析，提出了满足系统性能的高效插值滤波器的结构,即积分梳妆滤波器CIC(Cascade Integrator-Comb Filter)和补偿滤波器(CFIR)级联的结构。在FPGA中采用Altera提供的IP核实现稳定可靠的数字上变频。
1 数字上变频原理
    数字上变频器的基本工作原理是将基带信号通过脉冲成形滤波器进行处理，以适应带限信道和消除码间干扰(ISI), 然后通过插值滤波器提高采样率，最后与正交载波进行数字混频。其原理框图如图1所示。

     数字上变频器的核心部件是内插器和数字振荡器(NCO)。内插器通过在原始的采样间隔内增加新的采样点来提高信号的采样率，因此在频域内产生原始信号的镜像频谱，需要通过低通滤波器[2]。本设计采用积分梳妆滤波器(CIC)和补偿滤波器(CFIR)级联结构来实现内插和低通滤波。上变频采用数字振荡器(NCO)实现。
2 插值滤波器的设计
2.1积分梳妆滤波器CIC
    积分梳妆滤波器CIC，又名Hogenauer filters, 具有结构简单、规整，需要的存储小等特点。由于它不需要乘法器，加之滤波器的所有系数均为1，而且利用积分环节减少了中间过程的存储量，因此常常应用在高速采样（高速采样使得乘法器个数太多）和插值比很大（插值比大使得FIR滤波器的阶数过高，需要保存的系数太多）情况下。
　积分梳妆滤波器CIC一般由Integrator 和 Comb两个基本模块组成。Integrator 模块的差分方程为：

    积分梳妆滤波器CIC其本质上等同于N个具有矩形冲击响应的滤波器的级联。但是在实现上却减少了复杂度与资源消耗。CIC是一种在硬件实现上比较经济的滤波器结构。N越大，积分梳妆滤波器CIC幅频响应越好[3]。
2.2 CFIR滤波器
   尽管积分梳妆滤波器在插值比较大的情况下很有效，但是其响应缺少平坦通带响应和快速下降的过度带。为了解决这个问题，需要在积分梳妆滤波器CIC前面级联一级补偿滤波器CFIR。CFIR 幅频响应函数：

　积分梳妆滤波器CIC经过补偿滤波器CFIR的补偿后，其幅频响应具有近乎水平的通带和快速下降的过渡带。
　积分梳妆滤波器CIC、补偿滤波器CFIR以及二者级联后的信号分别如图2、图3、图4所示。从图中可以看出CIC与CFIR级联后的幅频响应曲线通带平坦，过渡带陡峭，有很理想的幅频响应曲线。

3 数控振荡器NCO设计
　数控振荡器NCO(Numerically Controlled Oscillator) 是数字上变频器的重要部件，用于实现基带信号到中频信号的频谱搬移。数控振荡器具有频率分辨率高、频率变化快、相位可连续性变化及生成的正余弦正交特性好等特点，数字化的相位和幅度可以实现高精度的数字调制解调。本设计中NCO采用CORDIC算法，不占用RAM和DSP资源，只消耗逻辑资源。基于CORDIC迭代算法的数控振荡器仅用移位寄存器和加法器就可产生正余弦信号，不但省去了传统NCO庞大的存储器资源，而且具备数控振荡器频率分辨率高、频率变化速度快、相位可连续性变化和生成的正余弦正交特性好的优点[5]。本文设计的NCO 可编程，无杂散,动态范围可达100 dB。

4 硬件实现
本设计是在Altera QuatusII 8.0软件环境下实现的。在Altera FPGA EP2SGX90验证了数字上变频功能。由于数字上变频跟参数相关，不同的参数要求有不同的设计结构，因此本文以一组实际参数要求来介绍数字上变频如何在FPGA中实现。数字上变频参数要求如表1所示。

根据表1中数字上变频器的要求，在Matlab中仿真插值滤波器的参数。本设计采用2插值的补偿滤波器CFIR和4插值的积分梳妆滤波器CIC级联结构。补偿滤波器CFIR不仅起到低通滤波器和2插值的作用，而且具备平滑CIC滤波器的作用。图4是参数R=4，M= 2，N=8时，补偿滤波器CFIR和积分梳妆滤波器CIC级联后的幅频响应，从图中可以看到该幅频响应的混叠抑制达到100 dB。
FPGA EP2SGX90具有丰富的IP(Intellectual Property) 资源。利用其FIR IP和CIC IP实现插值滤波,利用NCO IP实现上变频。其中FIR IP系数采用对称结构，这样节省一半的系数存储单元。数字上变频器在FPGA中的实现框图如图5所示。由于补偿滤波器CFIR 和插值滤波器CIC IP核的特点，输入信号不是连续的，因此在设计中需要在二者的输入端添加FIFO。采样率为Fs的基带信号通过CFIR 2插值后采样率变为2Fs，同样该信号再经过4插值CIC滤波器后采样率为8Fs。FPGA采用流水结构，实现信号的实时处理。

本文设计的数字上变频系统实现了通带频率1.0 MHz，截止频率1.5 MHz基带信号经过8插值上变频到载频10 MHz的调制信号。该数字上变频占用的主要FPGA EP2SGX90内部资源如表2所示。结果表明，该系统在占用少量资源的情况下实现了数字上变频功能。

5 结果分析
　为了验证本文设计的数字上变频的性能，数据从数字上变频系统输出后经过AD9747芯片进行数模转换，模拟信号接到示波器上观察到的波形如图6所示。这里使用的是LeCory公司的序列号LCRY0409N01153的示波器。图中C3对应的是原始基带信号经过数模转化后的模拟信号，C4对应的是数字上变频后数模转化后的模拟信号。
本文研究了数字上变频的原理，以实际工程需要为例介绍了使用FPGA设计数字上变频的过程。采用梳妆滤波器和补偿滤波器级联的结构使数字上变频有很好的内插滤波器特性。同时根据FPGA中CIC和FIR IP核的时序特点，设计了高效流水结构，这对实际的工程设计有重要的指导意义。本文设计的数字上变频具有可编程、信号精度高、系统无杂散动态范围高达100dB的特点，在FPGA中能稳定可靠地运行。