Adapteva采用微捷码流程进行微处理器芯片的投片

        微捷码日前宣布，Adapteva采用了微捷码软件进行针对GLOBALFOUNDRIES的28纳米SLP工艺的Epiphany-IV 64核微处理器阵列IC的投片。通过利用微捷码的Talus、Hydra和Titan数字与模拟IC设计解决方案以及拥有最新验证过的28纳米SLP工艺运行集的Quartz DRC/LVS物理验证工具，Adapteva能够以突破性70 GFLOPS/Watt性能，交付目前为止能效最高的浮点式处理器阵列解决方案。

       微捷码流程是Epiphany-IV独特设计和架构问题的理想解决方案。这款器件包括了分片式高性能浮点式处理核心，该核心独特地可扩展性版面规划架构针对密集型倒装芯片包配置进行过优化，如：占地空间需求最小的极端性能应用。

       微捷码层次化设计解决方案Hydra提供了快速精确的版面规划功能，使得Adapteva能够紧密封装多个处理器阵列，同时它还提供了满足功耗和封装要求所需的早期快速反馈。拥有Hydra的全面可重复性模块设计和半对接、全对接规划支持，Adapteva能够试验大量阵列配置，从中得出最高性能和最小面积。Hydra还提供了功能强大的45度RDL布线功能，确保了最大的倒装芯片封装密度。

       拥有无与伦比的设计周期和容量，Talus netlist-to-GDSII平台为Adapteva提供了探索无数不同架构的灵活性。这种融合式设计流程还让设计师对早期布局、时序、面积和功耗指标在设计流程后期阶段达到更有信心，进而使得设计团队可集中精力为产品提供增值，而不是精力和时间用在设计流程考量上。

      Talus的鲁棒性多模多角功能和拥有全AOCV支持的全流程优化最大程度降低了裕量，使得Adapteva能够以最小面积、最高性能交付设计。

      Talus的Flow Manager?针对GLOBALFOUNDRIES的28纳米SLP工艺进行过优化，能够提供非常有价值的反馈信息和在架构及配置探索过程中进行分析。微捷码在实现GLOBALFOUNDRIES 28纳米SLP签核参考流程方面的丰富经验还帮助加速了流程的建立和优化。

     “虽然Adapteva不是一家巨型半导体公司，然而通过采用微捷码RTL-to-GDSII流程强大而全面的功能，我们已能够交付四代的硅片并在两年内实现盈利，”Adapteva首席执行官（CEO）Andreas Olofsso表示。“微捷码的最先进软件以及它与GLOBALFOUNDRIES的密切合作为我们迈向成功提供了帮助。”

      “为半导体开发商提供所需的软件和支持，让他们实现芯片设计盈利的同时达成功耗、性能和面积目标，正是微捷码的Silicon One方案所努力的目标，”微捷码设计实现业务部总经理Premal Buch表示。“Adapteva采用我们的软件，利用我们与GLOBALFOUNDRIES持续合作，提供了一款可即时签核的参考流程、验证了Quartz支持DRC+并提供了Quartz 28纳米SLP工艺运行集，取得了令人印象深刻的成就。这些成就充分证明了微捷码提供了全面的新兴硅片技术解决方案。”