Synopsys推出28纳米工艺的DesignWare嵌入式存储器和逻辑库

       全球领先的半导体设计、验证和制造软件及知识产权（IP）供应商新思科技有限公司日前宣布：即日起推出其用于台湾积体电路制造股份有限公司（TSMC）28纳米高性能（HP）和移动高性能（HPM）工艺技术的DesignWare?嵌入式存储器和逻辑库知识产权（IP）。Synopsys的DesignWare嵌入式存储器和逻辑库专为提供高性能、低漏电及动态功率而设计，使工程师们能够优化其整个系统级芯片（SoC）设计的速度与能效，这种平衡在移动应用中至关重要。与DesignWare STAR Memory System?的嵌入式测试与修复技术相结合，Synopsys的嵌入式存储器和标准元件库为设计者提供了一个先进、全面的IP解决方案，可生成高性能、低功耗的28纳米SoC，并降低了测试与制造成本。

       “作为一家为各种移动计算设备提供处理器和图形器件的供应商，我们依靠Synopsys来提供验证过的、高质量的IP，它帮助我们在满足严苛的功率预算的条件下，同时可提供更高水平的性能。”AMD公司资深存储器设计经理Spencer Gold说道，“在我们采用65、55和40纳米工艺的产品中，有许多已经采用了DesignWare嵌入式存储器并取得了流片成功，而最近又将这种成功延伸到28纳米技术节点。通过利用Synopsys IP中一种先进的功率管理模式的组合，我们能够在性能不打折扣的情况下，实现功耗的显著降低。”

       “作为一家面向移动和消费性设备开发高清视频解决方案的领先厂商，在我们的移动多媒体处理器SoC设计中，借助能够同时实现高性能和低功耗的技术极为重要”，Movidius公司IC开发总监Brendan Barry说道。“性能每优化一瓦特，对于我们在诸如移动3D等应用中的成功都很关键。DesignWare逻辑库通过高效的综合，给我们带来快速的关键时序路径收敛和用多沟道单元修复漏电流。 此外，DesignWare嵌入式存储器独特的功率管理功能，如浅层休眠模式，可将存储器的漏电功率降至一半，已经帮助我们在仍能满足我们性能指标的同时，实现了能源的显著节省。”

       新的DesignWare IP扩展了Synopsys丰富的、包括高速低功率存储器和标准元件库的产品组合，其发货量已经超过了十亿片芯片，并可支持从180纳米到28纳米一系列代工厂与工艺。DesignWare 28纳米逻辑库利用多种阈值变量与栅极长度偏移组合，来为多样化的SoC应用提供最佳性能与功率消耗。这些逻辑库提供多样的、易于综合的单元集及布线器友好的标准单元库架构，它们专为基于最小的芯片面积和高制造良品率的数GHz级性能而设计。功率优化包（POK）为设计师提供了先进的功率管理能力，它们由广受欢迎的低功耗设计流程支持，包括关断、多电压和动态电压频率调整（DVFS）。

       将高速度、高密度和超高密度组合在一起的DesignWare嵌入式存储器，为设计师在其SoC中所用的每个存储器实现性能、功率和面积的平衡带来了灵活性。对于诸如移动设备等功率敏感应用，所有的Synopsys 28纳米存储器都整合了源偏压和多种功率管理模式，可明显地减少漏电与动态功率消耗。Synopsys的超高密度两端口静态随机存储器（SRAM）和16Mbit单端口SRAM编译器，相比于标准的高密度存储器可进一步降低面积尺寸和漏电高达40%，可使SoC开发者实现融合了高性能、小体积和极低功耗的差异化存储器。DesignWare STAR存储器系统，在与Synopsys的嵌入式存储器集成后，可提供比传统的附加式内置自测试（BIST）和修复方案更小的面积和更快的时序收敛，同时还提供流片后调试和诊断性能。这缩短了设计时间、降低了测试成本并提高了制造良品率。