14nm制程：半导体业难越的坎

　　依照摩尔定律，全球半导体的工艺制程技术平均每两年进入一个新世代。从理性分析来看，业界都认为半导体业迟早会遇到技术上无法克服的物理极限，有人说是10nm，也有人说是7nm甚至是5nm。极限在哪里，最终将由市场做出选择，它不仅受限于技术因素，还受成本等综合因素的限制，因为即使在技术上可行，产品也未必能够受到业界的青睐。因此，目前为止权威人士预测，制程技术上的瓶颈可能出现在2018年左右。

　　14nm制程可能是个坎

　　14nm制程可能是个坎，采用三次图形曝光技术或EUV光刻技术。

　　缩小线路工艺尺寸和扩大硅片直径是推动半导体业不断地进步的“两个轮子”，然而，目前这两个轮子都遇到了障碍。

　　工艺微缩技术正面临瓶颈。从原理上分析，采用任何波长的光源都可以得到分辨率为1/3波长的特征图形。业界依此原理开发出将光源从248nm转变成193nm的光刻设备，并用于65nm制程。另外又开发了多种提高分辨率的辅助技术，如相位移掩模版(PSMs)，它是拓展193nm光刻能力的关键。PSMs的继续发展将依赖于更强的相位移和更复杂的特征结构，目前最基本的是6%嵌入式的PSMs。

　　要使相位移技术达到下一代工艺水平要求，掩模版类型主要有三种：补偿式相位移、两次曝光图形和可以进行低k1成像的一次曝光技术。目前两次图形曝光技术已趋于主流。之后设备厂开发出浸液式光刻技术，相当于将193nm波长缩短到134nm，从而提高了分辨率。业界试图找出比纯水折射指数更高的液体介质，但至今仍未遂愿。

　　目前利用193nm浸液式光刻技术加上两次图形曝光技术等已经成功实现了20nm工艺技术的量产。业界一致认为下一代14nm制程可能是个坎，要么采用更复杂的三次图形曝光技术，但会大幅增加曝光次数及成本;要么采用革命性的EUV光刻技术。

　　不同解决方案各有利弊，各家公司都在做出选择。英特尔倾向于采用三次图形曝光技术，并认为有可能把193nm浸液式光刻技术延伸至10nm甚至7nm。而IBM则坚信采用两次图形曝光技术可以缩小到10nm，并表示未来CMOS的尺寸缩小不会马上止步。至于EUV技术仍面临光源强度不够以及掩膜版等配套材料需完善的问题。与此同时，其他多种光刻技术如电子束直写等也引起业界关注。

　　450mm设备厂积极性不高

　　受限于摩尔定律趋向终结等因素,450mm硅片可能会推迟更替。

　　硅片直径也不可能无限扩大。目前，硅片直径正由300mm向450mm过渡。从理性思维出发，硅片直径增大是迟早会被采用的，但至今为何未被市场接受呢?可能有两方面原因：一是半导体设备厂的积极性不高，认为450mm设备200亿美元的研发成本可能无法收回;二是450mm硅片的建厂费用高达100亿美元。目前对450mm制造厂有兴趣的厂商仅英特尔、三星及台积电三家。

　　150mm的6英寸硅片产能在1999年左右开始下降，200mm硅片产能在2009年左右下降，表明接近10年为一个硅片尺寸发展周期，由此推算2019年应该发生450mm与300mm的硅片交替。目前受限于全球经济大环境及摩尔定律趋向终结等因素，450mm硅片可能会推迟更替。

　　为了迎接挑战，加快EUV光刻与450mm的进程，半导体产业链合作也在悄悄发生变化，如2012年ASML接受英特尔、台积电与三星的投资入股。

　　很难再现两位数以上增长

　　450mm硅片和EUV光刻尚需在技术手段及市场接受度方面取得突破。

　　受限于IC研发成本的高耸，许多顶级的IDM大厂开始拥抱代工，或转变成fabless。在尺寸缩小方面，可能会于14nm制程时受限，即便有一定的进展，未来由于成本太高，每两年上升一个工艺台阶的进程肯定会减缓。

　　虽然450mm硅片会伴随着14nm及以下制程推进，但是根据目前已公布的路线图显示，英特尔在2013年将开始投产20nm制程，2014年晋升至14nm，2015年将达到10nm(滞后于研发路线图)。而台积电的工艺路线图为16nm提前至2013年10月～12月投产，10nm技术在2015年投产，并声称从16nm开始采用Fin-FET结构。因此估计全球450mm硅片生产线最快可能于2015年有样片流出。

　　不管如何，全球半导体业自2010年增长32%之后，2011年及2012年连续两年踏步不前，今后在450mm硅片与EUV光刻未实现突破的情况下很难再实现两位数以上的增长。

　　未来半导体制造工艺可能还有两个“发动机”，分别是450mm硅片和EUV光刻。相对于EUV光刻，450mm硅片可能会走在前列。不过目前两者都遇到瓶颈，尚需在技术手段及市场接受度方面取得突破。