IDT 推出无线基站射频卡低噪声计时芯片组

       IDT 8V19N4xx 芯片组包括了JESD204B 相兼容的灵活的射频锁相环（RF PLL）和时钟合成器，能满足2G、3G 和 4G LTE 无线基础设施中高频率和低相位噪声的需求。通过采用 IDT 已被验证的  FemtoClock? NG 技术，这种低相位噪声特性可使系统的模数和数模转换器（ADCs/ DACs）实现高精度和低失真度的目标。这也可提高信号传输完整性和信号接收灵敏度，并通过较低的比特错误率（BER）来增加数据吞吐量。此外，射频信号路径中噪声的减少有助于基站开发者减少系统滤波器要求，从而降低成本和复杂性。             

       IDT 公司副总裁兼计时与同步部门总经理 Christian Kermarrec 表示：“我们意识到噪声会对射频信号链产生不良影响，并开发出了这款计时芯片组，为系统工程师提供新工具来解决这一问题。IDT 全新芯片组还具备多个关键特性，包括 JESD 相兼容的时钟功能，以及能够方便与客户特定架构相整合的集成时钟抖动衰减功能。该新型计时器件不仅对我们行业领先的计时产品系列进行了补充，而且也扩充了其他产品，包括面向无线基础设施应用的性能领先的数据转换器、数据压缩、RapidIO?  和射频信号链产品。”             

       IDT 8V19N4xx 芯片组可以生成 JESD204B 应用所需的同步且高度可配置时钟和 SYSREF 信号。这就允许客户采用一个具备高灵活度且高性价比的标准计时芯片，而非多个锁相环、合成器和缓冲器。另外，该器件具有集成时钟抖动衰减特性，可简化系统设计，并通过支持低成本、低频率的外部 VCXO 来降低系统成本。

点击查看：亚洲移动通信博览会专题 综合新闻报道

点击查看：2013GSMA亚洲移动通信博览会专题 现场图集