XilinxVivado设计套件加入全新UltraFast设计方法

XilinxVivado设计套件加入全新UltraFast设计方法

       赛灵思公司（Xilinx）今天宣布针对其Vivado设计套件推出UltraFast?设计方法。这套综合性的设计方法能帮助采用Vivado设计套件的设计团队加速设计进程，准确预测设计进度。赛灵思正通过其Vivado设计套件、用户指南、视频和讲师指导的培训课程、第三方工具以及IP等，全面简化该设计方法的采用，并促进其广泛部署。

        当今各种通信、医疗、国防和消费类应用所采用的高级算法，让器件和设计工具的复杂性、性能和功耗不断突破极限，同时还要求加速设计进程、准确预测设计进度。事实上，和采用复杂的ASIC和SoC设计一样，类似的高端设计项目也存在设计生产力和进度差异，设计周期从数周到数月不等。为解决根本问题，赛灵思的UltraFast设计方法涵盖设计的各个环节，包括开发板规划、设计创建、IP集成、实现、编程和硬件调试等。

       专门针对Vivado设计套件而打造的UltraFast设计方法

       为了帮助设计人员简化UltraFast设计方法的采用，Vivado Design Suite2013.3版本提供符合该设计方法的设计规则检查（DRC）功能，可在整个设计周期中指导工程师一步步开展设计工作。Vivado Design Suite2013.3版本包含的硬件描述语言（HDL）和规范模板可实现最佳结果质量。现提供有UltraFast设计方法综合用户指南，以及讲师指导的培训视频（详见：www、xilinx、com/training）。

       为加速设计进程，准确预测设计进度，赛灵思还携手其联盟计划生态系统合作伙伴，将UltraFast设计方法指南集成到生态系统合作伙伴的工具和IP中。

       Blue Pearl Software公司CEO Ellis Smith表示：“Blue Pearl软件套件与赛灵思Vivado设计套件结合使用，可为客户提供功能设计分析，以验证UltraFast设计方法的标准、属性和设计规则。我们两家公司的共同客户都已经见证了这套设计方法的自动化优势，不仅能帮助他们缩短编写准确RTL代码所需的时间，而且还有助于降低设计风险，提高结果质量。”

     上市时间

     设计团队现在即可马上采用UltraFast设计方法。首次发布的UltraFast设计方法针对赛灵思的FPGA和All Programmable 3D IC器件而打造。未来发布的版本将可扩展支持赛灵思的All Programmable SoC器件。