FPGA首次集成硬核浮点DSP，高性能计算领域与GPU较高下

　　Altera公司日前宣布在FPGA浮点DSP性能方面实现了重大突破。该公司首席DSP产品规划经理Michael Parker称，Altera是第一家能够在FPGA中集成硬核IEEE 754兼容浮点运算功能的可编程逻辑公司，前所未有地提高了DSP性能、逻辑效率和设计效能。根据规划，硬核浮点DSP模块将集成在正在发售的20nm Arria 10 FPGA和SoC中，也将集成在14nm Stratix 10 FPGA和SoC中，DSP设计人员可以选择定点或者浮点模式，浮点模块与现有设计后向兼容。

　　与传统使用定点乘法器和FPGA逻辑来实现浮点功能的做法不同，Altera的硬核浮点DSP几乎不使用现有FPGA浮点计算所需要的逻辑资源，释放了上千个乘法器和加法器，从而一举在Arria 10器件中实现了1.5 TeraFLOP(每秒浮点运算次数)和Stratix 10器件中10 TeraFLOP的DSP性能。

　　“这要归功于我们创新的精度可调DSP体系结构。”Altera公司软件和DSP产品市场经理Albert Chang说，在DSP模块现有模式(标准精度定点模式和高精度定点模式)基础上添加浮点模式，Altera FPGA和SoC的性能和功耗效率将在很多领域高于目前正在使用的微处理器和GPU，尤其是那些需要高性能计算的行业(大数据分析、石油和天然气行业的地震建模、金融仿真、雷达和医疗成像等)。但其对定点模式并没有影响(性能、大小和功耗)，且对管芯总体改变<1%。

　　Altera方面称，其开发的硬核浮点FPGA产品的竞争对手并非来自同行，而是通用图形处理单元(GPGPUs)。“其他FPGA厂商提供的软核浮点实现方式，主要通过逻辑来实现复杂的浮点运算电路，是缺乏功效和竞争力的。”公司首席DSP产品规划经理Michael Parker打比方说，这就好像数年前没有硬乘法器的FPGA，却总在试图和现代具备DSP模块的FPGA进行竞争一样可笑。

　　Michael Parker认为，FPGA业界目前的主要发展趋势是提高器件的每瓦性能，而不是单纯提高性能，几乎所有客户都面临这一发展趋势。未来无论何种应用，管理功耗，进而到管理成本将是他们面临的一个关键问题。因此，具有精细粒度密集流水线体系结构的FPGA非常适合用作高性能计算加速器，与DSP、CPU和GPU相比，FPGA的每瓦性能是最高的。

　　他继续表示：“FPGA的特点就是功耗低，然后又增加了硬核浮点运算的能力。它每瓦的功耗，或者是每个槽的功耗都是比较低的。我认为FPGA未来肯定会取代很多高端的DSP处理器。然后，它也可以取代一些GPU，因为它在功耗方面、时延方面，在连接到网络的便利性方面，它都拥有优势。”据透露，增加了硬核浮点功能的Arria 10 DSP性能已相当于TI最高性能DSP，也完全具备与GPGPU进行竞争的资本。

　　另外，FPGA被设计为可以在高温下工作，对于软件编程人员来说也是一个福音。使用了Altera的软件，他们可以更倾向于使用这种浮点的，而不是定点的。

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志。

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码