基于NFC技术电路图设计集锦 —电路图天天读（46）
TOP1 基于NFC技术控制的电子钱包电路设计
NFC具有双向连接和识别的特点，工作于13.56MHz频率范围，作用距离接近10厘米。NFC技术在ISO 18092、ECMA 340和ETSI TS 102 190框架下推动标准化，同时也兼容应用广泛的ISO 14443 Type-A、B以及Felica标准非接触式智能卡。PN544符合欧洲电信标准协会（ETSI）制定的最新NFC规范，能够为手机制造商和电信营运商提供完全兼容的平台，用以推出下一代NFC设备和服务：PN544完全兼容现已发布的所有通过单线协议（SWP） 连接SIM卡和主机控制器接口（HCI）的NFC规范。
NFC射频电路是由EMC滤波电路、匹配电路、接收电路、天线等四部分组成。由于该系统是以13.56MHz的操作频率为基础。该频率由石英晶振产生。与此同时还会产生高阶谐波。为了符合内部电磁兼容性规则，13.56MHz的三次、五次及五次以上的高阶谐波必须适当的抑止。所以该EMC电路配置为一LC低通滤波器，用来滤除高次谐波。
天线匹配电路设计
由于天线线圈本身是一个低阻抗的设备，为了能够把NFC IC 送出的能量以最大化的传递给天线 ，所以在天线与NFC IC间须加一匹配电路。消除因不匹配而造成的信号反射形成的能量损失。接收电路由R127，C118，R128，C119组成，芯片内部产生的Vmid电位作为RX管脚的输入电位，为减少扰动，需用电容将Vmid接地。Vmid的偏置电压可以增加Rx脚的电压驱动。图2 所示的为NFC 射频接收电路。
图2 NFC射频部分电路
本文的NXP实用的NFC电子钱包解决方案，以13.56MHz的操作频率为基础，以手机为交易平台 ，由NXP PN544 NFC控制器 （PN65O内置了安全模块）和安全模块两大部分实现移动支付及数据交换功能，为电子支付提供便捷、安全、超凡体验。
基于NFC通用读卡器电路设计
在当前的许多RFID应用中，设备制造商不一定能决定客户采用什么收发器，特别是收发器芯片。因此，为了最大程度地提高自己在某个特定项目中中标的机会，设备制造商必须提供这样的读卡器，要么它能支持市场上尽可能多的收发器芯片，要么它本身至少是比较容易定制的。了要求其能支持一系列协议、标准和收发器外，客户对读卡器可能还有其它功能性方面的要求，如高性能、防冲突、远/近感应距离、移动性及功耗。但在单个读卡器中很难同时满足如此之多的要求。为了满足所有这些要求，制造商可能需要提供一系列可满足不同要求的读卡器。
EM4094是一个集成的收发器芯片，它可用于构建RFID读卡器的模拟前端模块。该芯片的数据传输及接收链路允许传送和解码任何通信协议，因此EM4094支持所有EM公司的13.56MHz收发器芯片、ISO15693、ISO14443 A&B、以及Sony Felica协议。通过适当设定，EM4094甚至还可以与NFC设备通讯。本文将通过一系列的步骤说明一个硬件工程师应该怎样集成和利用EM4094 RFID读卡器电路。
图1：典型的应用电路配置。
天线驱动器输出电路设计
ANT1 和ANT2为天线驱动器的两个输出端，它们可同相或反相驱动，这使得有可能用不同的方式连接读卡器天线，以及依据所选择结构的不同产生四个不同功率等级的天线。EM4094还可与一个远端天线一起使用，此时EM4094的输出阻抗（见图3）必须与通信线路阻抗相匹配。
图3：阻抗匹配电路。
若采用同轴电缆，那么在只使用一个天线驱动器的情况下，EM4094的输出阻抗将必须在10欧姆（ANT1可选）和50欧姆之间进行调整；当两个天线并联使用时，EM4094的输出阻抗将必须在5欧姆（ANT1可迁）到50欧姆之间进行调整。为了实现一个良好的阻抗匹配，开发人员可借助Smith图表选择使用一个LC PI网络和选择合适的元件参数值。
如果读卡器天线能够与EM4094集成在同一块PCB板上，那么你可使用直接天线相连方法（见图2）。在这种情况下，天线和串联电容形成LC串联回路。这一回路的谐振频率为读卡器的频率。串联电阻用于抑制品质因数并将天线的电流设定在 EM4094的额定值以下。当天线工作在其谐振频率时，直接连接天线可获得较高的功率。有关IC天线的不同连接方式可参见EM4094应用指南。
图2：直接天线连接。
收发器信号接收
RFIN1 和RFIN2是该IC接收链上的两个输入引脚，它们被EM4094用来解调收发器送过来的数据流，其引脚 上的电压必须设定在GND和VDD之间，这两个解调输入必须具有相同的性能和呈现出相同的灵敏度。配合一个外部匹配阻抗电路，这两个输入端可用于解调输入的相位或幅度调制信号。未使用的输入脚应当通过一个10nF的电容接至模拟地。输入引脚的高灵敏度使得读卡器即便在电子标签的最小电源级别上仍能有较远的读取距离。