逻辑电平开关电路
来源：电子发烧友 作者：华强电子网 时间：2019-01-23 11:15
逻辑电平开关电路
如图所示实验台右下方设有8个开关K7～K0，开关拨到“1”位置时开关断开，输出高电平。向下打到“0”位置时开关接通，输出低电平。电路中串接了保护电阻使接口电路不直接同＋5V 、GND相连，可有效地防止因误操作误编程损坏集成电路现象。
上一篇：简单TTL晶体振荡器电路图
下一篇：国际晶体OF-1LO振荡器电路图
相关文章
逻辑
- •明年下半年起一年内 逻辑、DRAM或缺货到无法想像2020-12-02
- •晶振国产替代的三个逻辑2020-05-29
- •CMOS电路逻辑测试仪电路图2019-01-23
- •能显示五种状态的动态逻辑探头电路图2019-01-23
- •光电逻辑电路图2019-01-23
- •非逻辑元件构成电路图2019-01-23
- •或非逻辑元件构形电路2019-01-23
- •或逻辑元件构形电路图2019-01-23
- •负-正电源逻辑电平转换器电路图2019-01-23
- •非门逻辑符号图2019-01-23
