时不我待 从2019中国集成电路峰会看“自主可控”
“深圳2018年的经济规模突破了2.42万亿，在全国排第三位，其中电子信息产业占比大约是四分之一。2018年深圳集成电路产业销售额达到811.69亿元，同比增长21.44%。深圳集成电路设计业增速最快，2018年同比增长为24.03%，销售额达到731.83亿元，在全国集成电路设计业中占比为29.05%，连续七年位居全国第一。但是2018年深圳进口的芯片达500亿美元，而全国是超过2000亿美元。”“2018年我国集成电路产业整体销售收入6500亿元，同比增长20.7%，但2018年我国集成电路总进口额达3220亿美元的，我们自己能够提供的芯片跟我们自己实际消费的相比，只有27%还不到。”这是来自8月22日召开的2019年中国(深圳)集成电路峰会上演讲嘉宾的一组数据，我们可以看到我国芯片设计产业发展迅速，但芯片进口数额依然庞大，自主可控依旧是我国集成电路产业面临的主要挑战。自从中美贸易摩擦以来，特别是在技术领域，美国对华为的封锁，对我们中国半导体产业的这种限制，无论是以芯片为代表的硬件，EDA、IP/SoC为代表的平台工具，还是以操作系统为代表的软件实现自主可控都迫在眉睫。在本次峰会上，我们看到以自主创新为己任的本土企业在不断坚持和不懈努力。
平头哥RISC-V处理器：中国也可以做出高性能的CPU
作为中国IC设计近年来备受关注的阿里云以及其平头哥在上个月发布了业界最强的RISC-V处理器，玄铁910。通过这个CPU的发布使得我们IC设计行业向国外证明，中国人也可以做出高性能的CPU。据悉，即将在深圳福田区落户一个阿里云创新中心赋能平台，主要就是平头哥半导体端云一体芯片设施平台，而阿里云及平头哥技术创新的2大特色就是安全可控和自主研发。关于玄铁910一些技术方面的细节，在本次峰会上也进行了专题分享。
玄铁910是一个非常大体量的架构，兼容RISC-V64GCW的指令集，是具有12级深流水的深度乱序的执行内核，同时也支持多核的扩展。单核核内架构是支持三发射8GCW，这样的乱序内核架构在目前RISC-V业界应该是首屈一指的。另外910对存储级系统进行了扩展跟增强，引入了高性能的分级处理技术以及多模式的动态的数据预取技术，支持双发乱序的内存访问。同时还配备有专门面向AI进行增强的向量加速计算引擎，基于RISC-V的AP类核性能提升了40%。
除处理器外，平头哥MCU SoC设计平台这项自主创新技术，在AIoT时代这个需求碎片化的趋势也广受关注，基于其运算性能高、响应速度快同时还兼具低功耗的特性，采用SoC平台化设计的服务，能在研发初期为芯片设计项目节省更多时间投入，人力投入。据记者了解到，该SoC平台化帮助客户快速的降低TTM，通常将18个月的交付周期缩短到6个月来完成，平均来看我们能降低60%的TTM。同时也为客户带来了研发成本和流片设计的风险的大幅降低。
EDA自主可控在差距中找机会 产业整合是趋势
EDA对于IC设计的重要性众所周知，它直接影响到芯片性能成本等，而EDA自主可控也是现在比较关注的一个难题。华大九天作为国内EDA代表企业在本次峰会上也分享了多年来在EDA自主创新道路上的经验及面临的机遇与挑战。目前EDA的市场规模是500-600亿元，中国市场占比8%左右，40多亿元左右，其中国产EDA占4-5亿元。国内EDA的市场增长率每年20%以上，符合IC设计产业平均的增长率，同期全球的增长率在4%。这个数据体现出这个行业的特性，高度垄断，已经进入夕阳行业，不是市场充分竞争的行业，新型的进入者很难切分蛋糕，因为需要大量的前期投资，包括资金、人才等。所以中国要把基础产品做好，应用端做得还可以，缺的是基础。
产业整合是行业发展的特点，国内企业和国际巨头的差距主要在三方面：一是没有全流程的体系。二是与先进工艺的结合比较差。有新工艺的时候，会联合最强的芯片设计公司和EDA厂家，本土企业没有机会参与。三是缺乏对制造封测的支撑。
从这些差距可以看到我们的投入不足，资金、人才、时间投入的不足。从EDA本身技术角度的驱动力，第一就是摩尔定律。第二是新的应用市场会推动EDA产生新的技术手段，然后把数据传到基础软件。第三是设计方法会催生EDA新的手段。
5G、人工智能、物联网、汽车等新兴应用市场在催生EDA产生新的技术手段。以5G为例，对工艺非常苛刻，每一个节点要仿真，所以要进行多次模拟访问，时间非常长。人工智能芯片是的性能取决于算法、算力和存储，算法隔一段时间会更新，不同的点有不同的算法，最大的问题在算力，在计算过程中有很多的需求。
技术手段不断丰富，应用场景越来越多，全球有上百万亿的节点，接口越来越多，对面积要求也非常严格，一个物联网芯片就200多个点。汽车和工业控制芯片的关键是可靠性，初期的时候，如果想控制产品周期就要增加设计约束，同时面临很大的挑战，需要初期设计的时候严格的仿真。
基于新的方向产生新的技术，要求公司有相应的解决方案，为解决人工智能面临的算力和内存问题，华大九天发布了ALPS-GT，基于计算全新的仿真器，相当于数10台商用CPU的运力，大幅度提高速率。为了解决5G的IC，需要大量的访问需求，华大九天发布的产品，可以压缩仿真次数，而且确保仿真性。
随着工艺线条和摩尔定律的极限，现在叫后摩尔时代，就是芯片公司不一定追求最先进的工艺，放缓的节奏给国产EDA公司创造的一些机会。一些新的应用市场，比如大数据和云，应用得最好的市场在中国，所以相应的公司和EDA也会有很好的发展机会。从国家政策角度，教育部或者工信部在各个高校建立了微电子学院，就是EDA大学和设计公司的紧密联系越来越多，包括大赛，奖学金等等。
从产业的角度来说，现在有一个比较好的现象，就是设计公司跟国产上下游的企业，尤其是供应商的磨合度越来越好。比如设计公司和国产EDA厂家的关系越来越好，汽车电子，原来整车厂家以不采购国产芯片为荣，现在是包容心态。总的来看，资金和人才这是目前EDA最缺的两大块。
人工智能要落地 芯片能否跟得上来?
2019年，大家谈人工智能首先谈的是如何落地?人工智能本身是个软件工程，软件工程的逻辑是什么?如何满足快速的交付，如何快速解决定制化以及客户的系统诉求。面向这样的需求，我们要解决什么?如何快速面向场景化的落地以及场景应用，客户要用起来，把技术价值转换成商业价值。差异化的要求起来了，芯片是否跟得上?
浙江大华作为人工智能领域本土代表企业之一在此次峰会上从AI应用场景需求的角度谈到了AI芯片自主创新的创新方向。随着计算力的上升，从单一的业务逻辑逐步变复杂。比如在交通管理领域，设备以前可能只是检测违章，交规里面的出发是3位数，有很多种可能会被罚款，但是对于交警来说，需求越来越多，也许做了几十种的交通违章处罚，现在还不够，现在不仅处理车，还要处理行人闯红灯等。所以我们要做组网能力更强的、更灵活性的产品，这对芯片的挑战更大。所以在人工智能领域，对于芯片来说目前有4个问题需要面对：
第一个是软件系统够不够好。大家可能觉得芯片是硬件层面，但大华一直认为做芯片应该把75%的能力投在软件上。因为硬件系统再好，但是软件不好用，对于做设备厂商来说就非常难把硬件做好，所以未来的芯片应该是有更大的投入在软件上。
第二个是芯片架构。在芯片架构设计里面，是否配合我们的业务诉求?这个也是值得做芯片的人来思考的问题。
第三个是弹性计算。做弹性计算的要问问自己能不能满足未来的需求。
第四个是系统功耗。比如浙江大华今年有8千万设备的出货量，每台设备多一瓦就是8千瓦。还有一个空间问题，一个42机架只能放4U或者是8U的设备，从空间密度来说是不是合理。无论是端侧还是云侧，我们都要去节省我们每一瓦的电力。
对于端BA的融合未来全网计算和全算力的部署，是根据网络和数据的流量情况，来部署算力和网络。因为从整体的解决方案考虑，节省了整体的资源，把网络利用到最合理才会考虑如何去部署算力。但是对芯片的要求，芯片定位会变成未来做芯片定制时最重要的问题。如何定位芯片，最重要的是想清楚在全网架构里面在什么样的位置和做什么样的工作。
通过本届中国集成电路峰会，我们可以看到中国企业对于高端芯片领域产品不足、人才匮乏、创新能力有待提高等问题的正视和重视，无论是芯片设计源头还是差距较大的软件开发工具，我们都无畏挑战并正在向“自主可控”目标一步步接近。
本文为华强电子网原创，版权所有，转载需注明出处
关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志
关注方法：添加好友→搜索“华强微电子”→关注
或微信“扫一扫”二维码
