SMIC和SYNOPSYS推出90纳米参考设计流程3.0版

SMIC和SYNOPSYS推出90纳米参考设计流程3.0版

     (华强电子世界网讯) -- 该参考设计流程具有以 Synopsys 的 Galaxy(TM) Design and Discovery 验证平台为基础的新型低功耗和 DFM 设计能力的特点
    
     加利福尼亚州蒙特维尔和中国上海9月5日电 /新华美通/ -- 半导体设计软件的全球领先厂商 Synopsys 公司 (Nasdaq: SNPS) 与中国最大的代工企业中芯国际 (SMIC-NYSE: SMI; SEHK: 0981.HK) 今天共同宣布，两家公司联合开发和部署了参考设计流程 (Reference Design Flow) 3.0 产品。SMIC 和 Synopsys 专业服务部通力合作，开发了全套 RTL-to-GDSII 流程。该流程的开发基础是 Synopsys Galaxy(TM) 设计平台和 Discovery(TM) 验证平台以及 SMIC 先进的90纳米制程。经过实践验证的流程具备多种自动化低功耗和可制造性设计 (DFM) 能力，能够缩短产品上市周期，降低复杂的系统级芯片 (SoC) 设计的风险，并确保设计获得预期的成功。
    
     SMIC 的低功耗制程和参考设计流程在验证时采用了 SMIC 的多电压标准单元库、低功耗设计套件、内存编辑器和 I/O。这个流程的特点包含适用于 RTL 综合和测试、物理实现和签核的 Synopsys 的 Galaxy 设计平台解决方案。同时，此流程的先进收敛特点还包括时序和功率同时优化和签核，信号完整性 (SI) 的预防、分析和修复。
    
     SMIC 设计服务副总裁 Paul Ouyang 表示：“SMIC 先进的90纳米制程需要一个能够解决关键时序、功率和 DFM 问题的流程，以降低风险并缩短批量生产周期。我们与 Synopsys 大力合作，在我们以前两个版本的标准设计流程的基础上，为双方共同的客户提供了一条芯片成功投产的捷径。随着我们向更先进的工艺制程迈进，我们期望与 Synopsys 的关系会不断加深。”
    
     标准设计流程3.0版源自 Synopsys 的 Pilot 设计环境中的设计流程，设计人员还可对其进行扩展和增强，以满足设计过程中的具体要求。流程先进的层次型布图规划能力支持硬件宏和软件宏。先进的低功耗设计能力体现在电平转换器和隔离单元插入、电压区创建、电平转换和隔离单元放置的优化，多电压级功率网络创建、考虑到多电压状况的 CTS 和物理验证，这些能力可以将泄漏功率耗散降低30%。这些设计能力全部用 SMIC 的低功耗设计套件进行了验证，套件中包括电平转换器、隔离单元和时钟信号选通单元。DFM 的特点包括了通孔优化，以及标准填充单元和电容滤波特性标准单元的插入。流程的测试功能也缩减了测试所需的数据量和时间。
    
     Synopsys 的战略市场开发部副总裁 Rich Goldman 说道：“这个流程是我们与 SMIC 密切合作的成果，旨在解决迅猛增长的中国市场所面临的先进深亚微米级制程方面的各种问题。我们将继续与 SMIC 紧密合作，共同创建得到全面验证的流程，满足我们最终客户迫切的设计需求，帮助客户实现预期的先进系统级芯片的成功投产。”
    
     供货情况 Reference Design Flow 3.0 目前已经投入使用。