采用调整时钟的方法来延长电池寿命

采用调整时钟的方法来延长电池寿命

     决定何时及如何调整CPU内核时钟频率和内核电压的实时分析算法与电子设备的一次自动启动是很相似的：调节设备的运行速度以获得最佳的效果——增强性能同时降低功耗。由于CPU的频率和电压不断升级，设计者目前正将调整时钟和电压作为他们降低设计功耗的重要武器。设计者们知道功耗与频率直接成正比，与电压的平方也成正比。因此，时钟与电压的线性降低导致使用功耗的非线性降低。但是，因为低频率也会同时造成计算效率的降低，所以这些设计者所面临的挑战是如何实现不改变设备实时性能的时钟和电压调整方案。
    
    

当然技术门槛相当高。不管设备是使用电池、燃料电池或是太阳能电池，延长电池的使用寿命可为最终用户提供更大的自由度和更低的成本，这也意味着可以增加设备的销量。另外，更好的电源管理方案可以减轻与电池处理相关的潜在环境问题。
    
     在时钟和电压调整上的挑战不容低估。最新的PDA和移动电话相当先进，带有丰富的外围硬件平台、复杂的多线程操作系统和大量的应用软件包。现代的手持设备拥有许多变量，这些变量可在调整内核时钟频率和内核电压时得到分析，但是目前这些变量中的大部分没有被用来降低算法的复杂度。
    
     传统的时钟管理方法有难有易。简单的方法，如许多笔记本电脑提供了基于电源、电池余量或CPU温度来调整频率的控制方式。复杂的方法，如“即时”(just-in-time)算法，可以动态地调整频率和电压来使CPU的时间尽量花在执行任务上，将CPU的闲置时间降到最少。
    
     这些技术是有益的，但是还有一个重要的问题就是：电池寿命可以另外通过恰当地调整时钟和电压来进一步得到延长吗？在某些条件下，答案是肯定的。
    
     全局时钟管理算法考虑到了所有设备性能和运行时间变量的细微差别，这种算法可以较好地使用频率和电压调整来延长电池寿命。以下的实验很好地说明了问题：在惠普-康柏公司iPaq Pocket PC设备上安装InHand Electronics公司的BatterySmart电源管理软件。在实验中，iPaq连续地将数据文件存储到一个ATA 闪存卡上，图中显示了在四个不同的频率值上的性能和电池寿命测量值。
    
     当时钟频率从206MHz降到81MHz时，传输到外设上的数据流量降低了不到5%。然而，频率降低后，电池寿命增加了30%以上。为什么会这样？因为数据流量与CPU的时钟频率基本上没有什么关系。相反，CPU与外围电路的电子接口及外围电路自身的内部构造是产生性能瓶颈的主要因素。
    
     未来的目标，对于设计师们来说就是达到通过调整时钟和电压来延长电池寿命的完美境界，这需要使用一个调整算法来考虑电子设备中所有相关的硬件和软件自由度。这个算法要分析这些自由度并分离一个内核时钟频率和内核电压调整信号，就像一个汽车自动传输系统会调整齿轮来提高速度、性能和节约燃油一样。最终算法将用系统软件、FPGA、ASIC、先进的电压调节器或CPU本身来实现。
    
     对时钟频率、总线时序、数据流量和电池寿命还须作更进一步的考虑。内核时钟频率的降低将减少手持设备在处理某些任务时的功耗而几乎不影响性能。如果进一步考查实际数字，一些有趣的问题出现了。
    
     例如，对于电池寿命和数据流量的实际结果，最明显的问题是：为什么162MHz比103MHz的功耗更低、电池寿命更长？在较高的频率时功耗应该比较大似乎才比较符合逻辑。在考查了BatterySmart电源管理软件如何调整iPAQ上的StrongARM CPU 频率之后，就会发现原因很明显。
    
     在StrongARM CPU中，一系列寄存器设置用来为闪存、SRAM和PCMCIA外围电路设定时序。这些寄存器设置是基于基础时钟频率来调整的，该基础时钟频率通过对一个控制锁相环回路(PLL)的寄存器进行编程来确定。CPU内核的工作频率可以是由PLL设置的频率或是此频率的两倍。这样，如果PLL设置在103MHz，那么CPU内核可以通过编程工作在103MHz或206MHz。通常，iPAQ上的内核工作在206MHz。
    
     所以，在图中，103MHz和206MHz入口都用基础PLL值103MHz。在这种情况下，因为外围接口在两种情况下是以相同速率进行记时，数据流量和电池寿命的差异只与CPU内核频率变化有关。为了得到在81MHz和162MHz时的数据，我们使用了相同的概念，但是通过对PLL编程得到81MHz的基础频率。
    
     根据以上这些详细的实验，当PLL切换到81MHz时，调整外围电路时序的寄存器不是从它们的缺省值来调整(基于103MHz)，所以在103MHz和162MHz时电池寿命的差异就可以得到解释。结果，外围时序拉长了。例如，如果PCMCIA时序寄存器设置是20个时钟周期，在103MHz，间隔将为194纳秒，但是在81MHz，间隔将加长到247纳秒。
    
     这些是如何影响功耗和电池寿命的呢？由于基于81MHz(81MHz和162MHz)的内核时钟频率上的间隔加大，外部总线速度慢了20%，导致功耗更加减少。所以分析图表103MHz和162MHz两种内核CPU频率的结果可看到：较慢的总线时间(81MHz)和较高的内核频率(162MHz)与较快的总线时间（103MHz）和较低的内核频率(103MHz)相比，前者对减少功耗作用更大。
    
     所以可以得出以下结论：外部总线也对功耗有很大的影响。作为系统设计师，你必须在总线性能和电池寿命之间进行平衡。对于内核时钟频率，有时更快会比较好，有时却未必。