基于FPGA的μC/OS-II任务管理硬件设计
来源：电子工程世界 作者：—— 时间：2010-04-28 09:45
摘 要： 针对实时操作系统的开销导致应用程序可执行性降低的问题，提出了基于FPGA的硬件实时操作系统设计方案，并实现了μC/OS-II任务管理模块的硬件化。通过设计基于片内寄存器的TCB及基于组合电路的任务调度器，充分发挥了多任务潜在的并行性。整个设计采用VHDL硬件描述语言，通过ISE 8.2软件进行时序仿真验证，并使用Xilinx公司的Virtex-II Pro FPGA板实现。
关键词： 硬件实时操作系统；FPGA；任务管理；VHDL
实时操作系统RTOS(Real Time Operating System)由于具有调度的实时性、响应时间的可确定性、系统高度的可靠性等特点，被越来越多地应用在嵌入式系统中，如：航空航天、工业控制、汽车电子和核电站建设等众多领域。
传统上，RTOS内核是加在应用程序中的软件，它不仅增加了ROM（代码空间）和RAM（数据空间）的开销，而且增加了应用程序的额外负荷，即使在设计较好的应用系统中内核仍占用2%~5%的CPU负荷[1]。在实时性较强的场合，若无法得到及时的响应，将会引起严重后果。因此，降低RTOS内核的系统开销及提高其实时性非常重要。
对于降低RTOS占用应用程序处理器开销的研究，大多数集中在改进调度算法[2]和提高处理器的处理能力[3]，但是依靠改进调度算法已不能使其实时性有更大的提高，通过提高处理器速度也达不到理想的效果。随着EDA技术的发展及硬件芯片造价的降低，“软件硬件化”的趋势正在成为一个研究的新热点。采用硬件芯片实现RTOS的功能模块极大地发挥了系统处理的并行特性，使硬件RTOS的处理速度达到了传统软件RTOS的6~50倍[4]。然而，RTOS的硬件化非常复杂、繁琐，大多由软件实现的数据结构不适合硬件的并行实现，需要重新修改、设计。
本文就具体的实时操作系统μC/OS-II的任务管理进行了硬件设计，实现了任务管理模块系统调用的硬件电路和基于组合电路的硬件任务调度器。
1 硬件RTOS总体设计
硬件RTOS由软件和硬件两部分组成，如图1所示。软件部分负责应用程序与硬件RTOS的交互，主要实现2点功能：向应用程序提供访问硬件函数的接口；向硬件逻辑提供返回处理结果的中断处理函数和任务切换的中断处理函数。硬件部分将以往由底层软件函数完成的工作，采用硬件函数完成。
硬件RTOS仍然是以系统调用的形式为应用程序服务，所不同的是由调用硬件函数替代了以往的软件函数。软件函数和硬件函数的区别[5]在于：它们被处理时所在的器件不同，软件函数编译成一条条指令在处理器上执行，硬件函数把参数通过数据总线发送到了指定硬件单元电路的寄存器中，再由硬件逻辑电路进行相应的处理。硬件电路与处理器可以并行工作，节省的处理器时间用于执行别的任务，提高了系统的可调度性。
图1中，硬件部分由输入输出寄存器、中断控制器、控制器和RTOS主要功能模块等组成。
(1)输入输出寄存器。输入寄存器接收由接口函数传递的功能代码和参数，输出寄存器将执行结果返回给接口函数。
(2)中断控制器。接收外部事件中断，中断控制器使用FPGA的I/O(输入/输出)管脚，每个管脚对应一个外部中断，一个或者多个外部中断对应一个中断处理任务[6]。当外部中断到来时，相应的事件标志位被置位，中断任务被置为就绪态。
