赛灵思宣布收购AUTOESL

通过增加高层综合技术，赛灵思进一步扩展了其技术基础和产品组合，使得公司能够把可编程平台的优势带给更广泛的企业用户群体，即那些习惯用C、C++和System C语言进行高层抽象设计的系统架构师和硬件设计人员。同时，这也将使得赛灵思可以满足客户对工具日益提高的需求，支持电子系统级(ESL)设计方法，满足当今现场可编程门阵列(FPGA)领域复杂的设计需求。

AutoESL的旗舰高层综合工具AutoPilot，已经被行业领先的半导体和系统公司广泛应用于提高生产率和加速视频、无线以及高性能计算应用领域产品的上市进程，这些领先的公司中有25家以上都是赛灵思的客户或联盟计划成员。此次收购AutoESL，赛灵思旨在通过其旗舰型6系列和7系列FPGA，以及新型可扩展式处理平台提升设计者的生产力和创新。

赛灵思公司全球市场营销高层副总裁Vin Ratford指出：“赛灵思多年来一直在培育发展高层综合技术。2006年，我们启动了ESL计划，旨在帮助业界改进结果质量，简化和抽象设计流程，建立互操作性，并提高嵌入式处理流程。近期，我们聘请有关单位进行了一项独立研究，评估高层综合工具。根据伯克利设计技术公司(BDTI)和赛灵思研究实验室(Xilinx Research Labs)进行的基准测试，就高数据路径强度要求的DSP设计而言，AutoPilot的结果质量显然已达到甚至超过了手工编码的寄存器传输级(RTL)代码水平。我们很高兴AutoESL团队加入赛灵思。通过强强联手，我深信，我们将实现提供基于FPGA的电子系统级设计的承诺。”

赛灵思未透露此次收购的具体条款。目前AutoESL位于加利福尼亚州Cupertino总部和中国北京的大部分员工都将成为赛灵思员工。

伯克利设计技术公司创始人兼总裁Jeff Bier在《赛灵思中国通讯杂志》(2010年第36期)上指出：“此前，利用在FPGA上手工编写的RTL代码实现的要求较高的应用，都能实现相对较出色的结果质量，不过生产力较低，而在DSP处理器上实现的应用虽然生产力较高，但结果质量却相对较差。”

“对于很多系统设计人员来说，到底是采用可编程DSP处理器还是FPGA，开发时间是一个关键因素。我们的评估结果显示，针对BDTI Optical Flow Workload等应用而言，采用高层综合工具的新方法在很大程度上能避免这一问题。”

伯克利设计技术公司制定了BDTI高层综合工具认证计划，提供客观、可信的数据和分析，来帮助FPGA领域高层综合工具的潜在用户快速了解这些工具的功能及局限性。如欲了解更多详情，敬请参见BDTI AutoPilot基准测试结果和BDTI高层综合白皮书。

AutoPilot高层综合工具专门针对赛灵思FPGA架构进行了精心优化，可智能生成寄存器传输级(RTL)代码，从而获得最佳结果质量，满足吞吐量、功耗、面积和时序等设计目标。此外，还可充分发挥采用C、C++或SystemC语言进行较高抽象级设计工作的优势，大幅缩短验证时间。

赛灵思新型Virtex-7系列芯片产品支持多达200万个逻辑单元和4,000个DSP48E1 SLICE。AutoPilot高层综合工具和即插即用型IP核的完美组合，将帮助用C、C++或SystemC建模的客户缩短开发时间。

采用赛灵思最新可扩展式处理平台的嵌入式设计人员结合使用高层综合技术，将能够更加无缝地在ARM Cortex-A9 MPCore处理器和可编程逻辑之间进行设计分区。而AutoPilot和ISE设计套件的完美组合，将帮助系统架构师、硬件设计人员以及未来的嵌入式软件开发人员结合采用串/并行处理技术，让嵌入式系统轻松执行日益复杂的功能，从而满足全球嵌入式系统所面临的严峻系统要求挑战。

专门针对赛灵思FPGA架构优化的新版AutoPilot产品将于2011年上半年开始向客户供货。今后，AutoPilot产品将成为赛灵思ISE设计套件软件的选项之一。

考虑到当前可编程平台的复杂性以及赛灵思要满足的多样化应用要求，我们已不可能再通过单一的设计流程或环境来满足每个设计人员的需求。系统设计人员、算法设计人员、软件编码人员和逻辑设计人员都有各自的特点，个性十足，因而对设计方法和相关设计环境有着独特的要求。

赛灵思的平台战略不是提供固定的工具，而是提供针对不同用户特点量身定制的方法和设计流程。随着设计抽象由组件级的HDL(VHDL/Verilog)上升到系统级，C、C++、SystemC和MATLAB得到了最广泛的使用。

我们最后得到的结果是根据每个用户特点定制的方法和完整的设计流程，这样的结果能提供整套的设计创建、设计实现和设计验证。即插即用型IP核、目标参考设计、开发板、以及赛灵思联盟计划生态系统提供的设计服务与支持等相结合，将为客户提供一个充分应用赛灵思可编程平台优势的强大的基础。