较低工作效率的单片机选择方案
此文虽然写在10年前，不过有很多很现实的参考意义。另外别的IC厂商也有很多的参考文档，如果大家有兴趣可以参考一下。题外话，写这个话题主要是去剖析模块内部主要的干扰源和敏感器件，通过这些主要的东西的设计来慢慢体会模块的EMC设计，不过难免有些一鳞半爪之嫌，积累多了可能未来在设计电路的时候在前期就很容易把问题考虑周到和细致。
1.单片机的工作频率
1.1单片机的设计应根据客户的需求来选择较低的工作频率
首先介绍一下这样做的优点：采用低的晶振和总线频率使得我们可以选择较小的单片机满足时序的要求，这样单片机的工作电流可以变得更低，最重要的是VDD到VSS的电流峰值会更小。
当然我们这里需要做一个妥协，因为客户的要求可能是兼容的和平台化的(目前汽车电子的发展趋势就是平台化)，选择较高的工作频率可以兼容更多的平台，也方便以后升级和扩展，因此要选择一个较低的可以接受的工作频率。
2恰当的输出驱动能力
在给定负载规范，上升和下降时间，选择适当的输出的上升时间，最大限度地降低输出和内部驱动器的峰值电流是减小EMI的最重要的设计考虑因素之一。驱动能力不匹配或不控制输出电压变化率，可能会导致阻抗不匹配，更快的开关边沿，输出信号的上冲和下冲或电源和地弹噪声。
2.1设计单片机的输出驱动器，首先确定模块需求的负载，上升和下降的时间，输出电流等参数，根据以上的信息驱动能力，控制电压摆率，只有这样才能得到符合模块需求又能满足EMC要求。
驱动器能力比负载实际需要的充电速度高时，会产生的更高的边沿速率，这样会有两个缺点
1.信号的谐波成分增加了.
2.与负载电容和寄生内部bonding线，IC封装，PCB电感一起，会造成信号的上冲和下冲。