LSI工作速度不减而功耗降低1/2

LSI工作速度不减而功耗降低1/2

　　富士通半导体于2011年6月6日宣布，接受美国SuVolta公司的“PowerShrink”低功耗CMOS技术授权，同时就制造65nm工艺产品开始共同开发。

　　据富士通半导体介绍，通过采用该项技术，可降低LSI的电压，并在工作速度不减的前提下，将功耗削减约50%.富士通半导体计划将此技术应用到该公司的ASSP、ASIC以及COT产品中，预定在2012年下半年最先将该技术应用于65nm工艺产品。

　　CMOS技术一般是在微细化的同时还通过降低电源电压推进低功耗化的。然而，90nm工艺以后降低晶体管阈值电压偏差的工作变得愈发困难，从而难以降低电源电压。SuVolta公司的技术采用了名为“DeeplyDepleted Channel（DDC）”的晶体管技术，该技术可以减少阈值电压产生偏差的主要原因--杂质分布波动所产生的影响。

　　虽然DDC的详细情况没有公布，但基本为平面型CMOS晶体管产品，“在生产工艺方面，对通道杂质的浓度和分布进行了改进”（富士通半导体）。现有的制造装置和材料等可以直接使用。据富士通半导体介绍，除了DDC技术外，还组合使用了针对DDC而优化了的电路技术，以及为减小阈值电压偏差而加载偏压的技术等，由此可将电源电压降低30%,将工作时的功耗削减50%.

　　据悉，富士通半导体和SuVolta从几年前开始就建立了合作关系，现在正采用90nm工艺确认该技术的效果。现已成功开发出了可在0.5V以下工作的90nm工艺SRAM.今后将把该技术应用于65nm工艺，目标是实现产品化。