目前,LED产业的检测技术主要集中于封装前晶片级的检测[4-5]及封装完成后的成品级检测[6-7],而国内针对封装过程中LED的检测技术尚不成熟。本文在LED芯片非接触检测方法的基础上[8-9],在LED引脚式封装过程中,利用P-N结光生伏特效应,分析了封装缺陷对光照射LED芯片在引线支架中产生的回路光电流的影响,采用电磁感应定律测量该回路光电流,实现LED封装过程中芯片质量及封装缺陷的检测。
1理论分析
1.1 P-N结的光生伏特效应[M]根据P-N结光生伏特效应,光生电流IL表示为:1.2封装缺陷机理
LED芯片受到腐蚀因素影响或沾染油污时,在芯片电极表面生成一层非金属膜,产生封装缺陷[11]。电极表面存在非金属膜层的LED芯片压焊工序后,焊接处形成金属一介质-金属结构,也称为隧道结。当一定强度的光照射在LED芯片上,若LED芯片失效,支架回路无光电流流过若非金属膜层足够厚,只有极少数电子可以隧穿膜层势垒,LED支架回路也无光电流流过;若非金属膜层较薄,由于LED芯片光生电流在隧道结两侧形成电场,电子主要以场致发射的方式隧穿膜层,流过单位面积膜层的电流可表示为[12]。
其中JIN、JOUT。分别是进入膜层和穿过膜层的电流密度,
图2为在电场F’作用‘F芯片电极表面的势垒图,其中EF为费米能级,U为电子发射势垒。由图
2,若芯片电极表面为突变结,其值为U0,光生电流在隧道结两侧形成的电场强度为F,电极表面以外的势垒为U0- QFX。取芯片电极导带底为参考能级E0(X=0),因而有X<0处,U(X)=0;X>0处,U(X)=U0- QFX,根据条件U(X)=E=U0- QFX2
式中D为膜层厚度,V为膜层隧道结两侧电压。当LED芯片发生光生伏特效应时,由式(7)可知,流过芯片电极表面非金属膜层的电流受到膜层厚度的影响,随着膜层增厚,流过膜层的电流减小,流过LED支架回路的光电流也将减小。
综上所述,引脚式LED支架回路光电流的有无或大小可以反映封装工艺中LED芯片的功能状态及芯片电极与引线支架的电气连接情况,因此,可以通过检测LED支架回路光电流达到检测引脚式封装工艺中芯片功能状态和封装缺陷。
1.3封装缺陷的检测方法
完成压焊工序后,LED处于闭合短路状态,直接导出回路电流进行检测不可行。虽然支架回路有一定电阻,但光生电流只有微安量级,因而支架回路中的压降非常小,用一般的电压测量方法难度较大,而且接触式检测会引入接触电阻,影响检测的准确性。因此,考虑用非接触式的电流检测方法。根据法拉第电磁感应定律,利用引脚式LED自身特征,检测时将带磁芯线圈中磁芯的一端插入图1所示闭合回路Z中,LED支架回路作为一级绕组,带磁芯线圈作为次级绕组,并在线圈的两端并联上电容C,与线圈L组成LC谐振回路。以交变的光激励LED芯片时,支架回路中产生交变电流,交流载流回路会在周围空间产生交变磁场,次级线圈交变磁场则在次级线圈中产生感生电动势。若交变光频率与LC谐振回路频率相等时,LC回路发生共振,此时次级线圈两端感生电动势最大。因此,可以通过检测次级线圈两端感生电动势间接达到检测支架回路光电流的目的,实现对封装工艺中芯片功能状况及焊接质量的检测。
LC谐振回路中,线圈中磁芯起到增强磁感应强度B的作用,从而增加检测信号幅值。又线圈中磁芯的有效磁导率与相对磁导率间关系可表示为[14]:
检测时将绕有线圈的U型磁芯的一端插入图1所示1闭合回路,感应LED支架回路中回路电流产生的交变磁通,再将条形磁芯搭接在U型磁芯上,使感应磁路闭合。由于搭接方式不同,两种搭接方式的磁芯线圈处在支架回路所产生的交变磁场中时,其搭接处磁路也将不同,用ANSOFT MAXWELL软件仿真两种搭接方式的磁芯搭接处在交变磁场中的磁回路,结果如图4示