Cadence助力创意电子20纳米SoC测试芯片
来源:华强电子网 作者:—— 时间:2013-07-10 10:25
全球电子设计创新领先企业Cadence设计系统公司近日宣布,设计服务公司创意电子(GUC)使用Cadence? Encounter?数字实现系统(EDI)和Cadence光刻物理分析器成功完成20纳米系统级芯片(SoC)测试芯片流片。双方工程师通过紧密合作,运用Cadence解决方案克服实施和可制造性设计(DFM)验证挑战,并最终完成设计。
在开发过程中,创意电子使用Cadence Encounter解决方案用于支持20纳米布局布线流程所有的复杂步骤,包括双图形库的制备、布局、时钟树综合、保持固定、布线和布线后优化。创意公司还使用Cadence Litho Physical Analyzer (光刻物理分析器)用于DFM验证,将20纳米工艺变化的不确定性变成可预见影响从而有助于缩短设计周期。
“我们选择Cadence作为这项开发的合作伙伴是由于Cadence在高级节点方面具有被证实的经验,” 创意电子设计方法部总监曾凯文先生表示。“台积电工艺20纳米SoC测试芯片的成功流片是双方紧密合作和Cadence Encounter与DFM解决方案高性能表现的直接成果。”
“随着客户转向20纳米,他们正面临新的挑战,例如双成形和工艺变化等都大大增加了风险,”Cadence Silicon Realization集团研发高级副总裁徐季平博士表示。“Cadence已在实施和DFM验证工具方面解决了这些高级节点的挑战。公司正与合作伙伴紧密协作来验证这些新流程以降低风险,使其更容易让客户胸有成竹转向20纳米制程节点。
- •创意冲刺先进制程 5纳米设计流程第4季完成验证2019-04-16
- •如何搭建一个安全的网络监控中心2019-01-23
- •创意电子控制器通过PCI-SIG测试2017-04-05
- •Marvell推全新ARMADA超大规模虚拟SoC2016-06-02
- •ARM携手台积电打造多核10纳米FinFET测试芯片 推动前沿移动计算未来2016-05-20
- •联发科三款处理器齐发:三卡三待来了!2016-01-26
- •2016年Marvell聚焦新业务,MoChi架构芯片终端即将落地2016-01-22
- •Silicon Labs Michele Grieshaber:物联网将成为下一波创新浪潮2016-01-19
- •物联网:多协议集成将推动物联网浪潮涌动2016-01-18
- •Cadence 发布 Palladium Z1 企业级仿真平台2015-12-08