ST、ARM和Cadence联合向Accellera提交三个新方案

       意法半导体、ARM和 Cadence Design Systems公司天宣布，三方已向Accellera系统促进会（Accellera Systems Initiative）的SystemC语言工作组提交了三个新的技术方案。此次三方合作将进一步提高不同模型工具之间的互通性，满足电子系统级层级(ESL ，Electronic System-Level)设计的要求。   

       共同提交的技术方案包括新的中断建模接口、应用编程接口和存储器映射建模。中断建模接口可无缝集成不同公司设计的中断模型；应用编程接口用于寄存器自检，使不同厂商的工具能够互通，并无缝显示和更新寄存器值；存储器映射建模方法用于提高虚拟平台软硬件多核系统的调试效率。

       意法半导体主管设计支持和服务部的执行副总裁Philippe Magarshack表示：“这些新接口对于加强电子系统级层级生态系统至关重要。在意法半导体、ARM和Cadence的推动下，作为向不同模型工具互通目标迈出的一步，这些标准方案可大幅降低与集成虚拟原型相关的研发风险和工作量。减去对适配器的需求将会提高虚拟原型仿真性能，加快软硬件集成速度，从而缩短产品上市时间。”。

       Cadence杰出工程师（Distinguished Engineer, DE）Stan Krolikoski表示：“为开发这些开源标准方案，Cadence与意法半导体、ARM和其它的伙伴进行了密切合作。在虚拟原型方案内采用这些标准方案有助于电子系统级层级生态系统发展，并通过提高互通性为用户提供附加值。” 

       ARM设计技术与自动化部副总裁John Goodenough表示：“在为可集成到SystemC虚拟原型的模型培养生态系统过程中，Accellera TLM 2标准具有非常重要的意义，通过解决不同厂商在模型接口上存在的巨大差异、提高工具的集成度，这些标准方案有助于确保虚拟原型的集成具有可预测性和一致性。”

       Synopsys标准和互通部总监Yatin Trivedi表示：“随着虚拟原型被用于软件早期开发的情况不断增加，继续简化虚拟原型开发同时提升用户价值具有重要意义，作为市场领先的虚拟原型厂商，我们欢迎标准方案的提出和讨论，这有助于推进Accellera SystemC TLM标准的发展。”

       明导国际（Mentor Graphics）公司ESL市场开发经理Shabtay Matalon表示：“在Accellera 系统促进会的SystemC语言工作组内，我们期待与其它公司合作，满足用户对提高虚拟原型模型和工具互通性的需求，这些初步的开源标准方案是一个良好的催化剂，有助于业界开始探讨并解决些严峻的标准化问题。”  

       第一个技术方案专注对更好的SystemC 交易层建模模型（TLM，Transaction Level Modeling）的互通性需求，提出一个用于在交易层建立中断和连接模型的标准接口。通过使用标准化存储器映射连接方法，该方案能够无缝集成不同公司开发的模型，进一步提高第三方TLM模型市场增长率。

       第二个方案定义一个支持寄存器自检的标准化模型接口和工具接口，使工具能够无缝显示和更新寄存器数值。该接口在用户定义的不同的寄存器类组合内运行，支持集成各种模型提供商开发的异构平台。这个功能是在芯片设计前在虚拟原型上集成并调试嵌入式软件的关键技术。 

       第三个方案引入一个重构系统设计者开发的系统存储器映射的方法，使ESL工具能够在复杂虚拟平台上支持软硬件调试，而理解存储器映射方法有助于实现这个目标。该方案解决存储器映射依赖于模型互联的挑战；而且，每个系统设计人员都可能按照自己的想法设计。 

       有了这些新的技术方案，意法半导体、ARM和Cadence预计，对于所有用户，SystemC模型在虚拟原型的集成度将会得到大幅提升，使模型得以快速部署。此外，在模型工具的标准接口将会提高软硬件集成度，使用适合的工具将会提高调试功能。  

       在Accellera系统促进会内，ARM、Cadence和意法半导体计划与其它公司合作，改进这些方案，使之完全实现标准化。