新思发布TetraMAX II 低价高速成就高质量IC

 随着芯片制程节点从28nm逐渐向16/14nm、7nm发展，晶元测试成本越来越高、自动测试向量生成时间越来越长、晶元测试的延误时间更长。另外，随着设备计算内核的增加，高ATPG内存占有率严重限制设备内核使用。在此趋势下，7月18日，电子设计自动化(EDA)和半导体IP领域内的全球领导者新思科技(Synopsys)发布了最新一代ATPG和诊断解决方案TetraMAX II，该方案能有效适应并解决芯片复杂性、制造成本增加以及更优质、更快周转时间需求等制造测试问题。

　　根据发布会上新思科技自动测试产品营销经理Robert Ruiz的介绍，新思科技的综合集成测试方案包括前期的RTL DFT检查、缩短测试时间超过100倍、较低的DPPM、内存逻辑SerDes IP测试以及快速根源分析5个方面的内容。较第一代自动测试激励产生工具TetraMAX，此次发布的TetraMAX II在测试向量生成、测试向量数、内存使用、安全四方面均表现得十分出色。

　　在功能上，Robert Ruiz强调，TetraMAX II测试向量生成时间可提高10倍，从而不仅使得首晶元测试更及时，还可将大多数复杂设计的自动测试向量生成时间从数天降低到几天或数小时，从数小时降低到数分钟，另外在运行时也无需关闭向量计数;

　　在测试向量数量上，减少25%的向量数，可有效降低测试时间以及成本，通过额外的故障模型如slack-based向量和cell-aware向量可实现更高的测试质量并且无论内核数量多少均可提供相同的向量;

　　另外降低3倍的内存使用，可使得在处理大型设计时内存使用更高效，而更多的内核和可扩展的速度也可使计算能力最大化;其简洁、无风险生产验证交互界面，可轻松实现扫描规则检查以及程序库;

　　此外，因为TetraMAXII已通过ISO26262认证，所以可为安全性的关键设计提供保障。

　　测试向量是通过何种途径减少的?据Robert Ruiz介绍，TetraMAX 传统的方式是将故障按顺序依次进行缓慢的轻度优化，而TetraMAX II通过同时在多个核上并行生成多个类似于魔方的故障数据集，然后再智能组合成测试向量，而通过该方式不仅可达到相同的故障覆盖率还可使测试向量减少25%。

　　新思科技自动测试产品营销经理Robert Ruiz

　　在应用上，TetraMAX II与意法半导体公司和东芝均已牵手合作，此外由于TetraMAX II已通过ISO 26262规定的最高等级功能安全ASIL D标准，因此，可以放心地为电子安全系统开发汽车IC。

　　据了解，意法半导体面临着其系统级芯片(SoC)复杂性增加和上市时间日程缩短的挑战。为了应对这些挑战，意法半导体需要快速的周转时间来生成高质量的制造测试向量。而TetraMAX II使用数百万门FD-SOI SoC设计来跟踪评估，在不影响测试覆盖的前提下实现运行速度的数量级增长以及测试向量数量的大幅减少。最终，意法半导体在其标准SoC设计流程中部署TetraMAX II。

　　东芝日前也宣布，计划为其最新的消费电子SoC设计部署TetraMAX II。由于东芝即将推出的复杂SoC测试质量要求高，设计进度要求紧迫，因此需要一种更快速的ATPG解决方案，以便在确保充分功率感知的同时，大量减少生成的测试向量。部署TetraMAX II后的评估结果显示，向量数量减少达50%，运行速度显著加快，并拥有先进的功率感知功能。

　　此外，因为TetraMAX II ATPG符合开发安全相关电子系统所用软件工具的ASIL D安全要求，所以世界各地的Synopsys汽车IC客户都相信TetraMAX ATPG能让其最复杂的设计实现最佳测试质量和最低测试成本。它可以将ATPG运行时从数天加快到数小时，并通过将向量数量减少25%来降低测试成本。对于汽车IC应用而言，TetraMAX ?II可使用多个故障模型提高测试质量，而不对测试成本和测试生成时间造成显著影响，因此在智能驾驶汽车的先进驾驶辅助系统(ADAS)中，TetraMAX ?II将会获得更广泛的应用。