10/7nm节点虽难，但企业仍积极推进

　　尽管摩尔定律的尺寸缩减正在放缓，在最先进节点开发芯片的难度和成本也越来越高，但向 10/7nm 节点迈进的芯片制造商还是在越来越多。

　　这一趋势还将持续多久，还有待观察。很可能 7/5nm 节点将会需要新的工艺制造设备、工具、材料和晶体管结构。除此之外，还不存在一个行业普遍接受的路线图，这使得未来的节点比过去的节点更加晦暗难懂。但至少从目前来看，现在大力投资 10/7nm 的公司的数量比几年前预计的更多——这不是任何人都可以轻易做出的决定。

　　“在 28nm 之前，要确定一种跨节点的业务案例是否合理，公司可能做的业务分析会比现在更少。”西门子一个业务部门 Mentor 的 Calibre Physical Verification 产品营销总监 Michael White 表示，“几乎所有人都认为他们必须完全向前跳，在结束了节点 n 的项目一之后，就要启动在节点 n-1 的项目二。这种节点到节点的跳跃让布局缩小，然后可以增加更多器件、IP 和内存——现在这都是过去式了。在低于 28nm 的节点，跨节点跳跃时的设计/验证难度增大了许多。”

　　成本也更加高昂，走错一步就会给业务造成持续的影响。

　　“晶圆成本和掩模成本都更高了，也需要更大规模的 IP 团队。”White 说，“你需要更加仔细地验证你的芯片是否有足够的市场支撑你的业务案例完成开发。另外，项目的规模会变得比过去所需的规模更大，你需要确保你有执行这些项目的资本和人力资源。这并不意味着向先进节点迈进的公司变少了，因为我们有 100 家使用 Calibre 的公司签约了 28nm 以下的 DRC/DP/MP。如果你认同博客圈里的断言，说只有大公司才会做 finFET 节点，那这个数量可比预期要多得多。但在跳入这个越来越深的池子之前，公司所要思考的也越来越多。”

　　半导体行业普遍认同这个观点。向 10/7nm 的发展动力已经将重点转向了技术的业务方面。

　　“选择 10nm 和 7nm 工艺节点并不一定是为了实现更高的性能，而是为了支持高产量生产、低周转时间和可盈利的业务。”Teklatech CEO Tobias Bjerregaard 说，“使用全自动化生产流程解决最先进节点的技术难题，从而实现稳定的生产流程，这才是现在讨论的中心。”

　　当然，所有这些都不能空穴来风。大型芯片制造商正在试验一些选择，包括一个封装多个芯片、不同内存和全新架构的异构集成。但器件的尺寸缩减仍然是这个领域的一个关键部分，至少现在是这样。

　　“如果你要生产芯片，制造加工(fabrication)是其中非常重要的一部分，而且这就是过去实质上定义了摩尔定律的关键。”Bjerregaard 说，“但生产一款芯片涉及很多东西，从获得灵感到设计电路再到生产。这听起来有点没那么迷人了，但这是好事，因为过去都是关于性能的竞争，英特尔和 AMD 在 MHz 级处理器和处理器功率等等指标上互相竞赛。现在这个行业正变得越来越稳定，我们需要看稳定生产的能力和盈利能力。”

　　但向下一节点推进的公司的多样性让人惊讶。人工智能和云计算等相对较新的技术更适合最先进的节点。而在一两个节点之前，这两个市场都还没有引起注意。甚至传统上落后摩尔定律至少几个节点的汽车制造商也在利用最先进节点开发用于辅助驾驶和自动驾驶的人工智能。

　　“每个想做人工智能的人都需要 7nm 及以后节点的性能、功率和外形尺寸。”Cadence 的 Digital&Signoff Group 的产品管理总监 Christen Decoin 说，“每个想在这里有所发展的人都需要在这里有真材实料，这里有大公司和小公司。另一个推动力是服务器芯片，以及任何连接到云的东西。你可以看到谷歌和亚马逊等公司正在云方面投入越来越多的资源，而且在云中做的事情也越来越多。如果你想进入服务器芯片市场，你必须要 7nm。第三，汽车行业也不再是过去常见的功率 MOS 之类的了。其中有了更多 MCU、信息娱乐系统。这是一个巨大的市场。在这三个垂直市场之间，有 20 到 40 家客户想要 7nm，这是很不得了的。这个行业已经 20 年没看到过这种情况了。”

　　eSilicon 的 IP 营销总监 Lisa Minwell 同意这个说法：“仍然只有典型的大公司才能负担这种东西。但我们也看到网络领域的一些创业公司也在向 7nm 节点迁移。对于这些公司，最大的推动因素是可以使用 112 Gb/s 的 SerDes。更大型 IP 的合格认证周期也更难。硅芯片领域的验证并不轻松。”

不同之处

　　在 10/7nm 节点，工艺会变得复杂得多。因此，规则和限制也更多，而在设计方法和工具方面，很多公司现在都在进行大量创新。

　　“我们不再像过去 50 年里那样进行尺寸缩减了，日程规划也不一样，收益情况也将不同，各种时间表都会改变。”Synopsys 的 Silicon Engineering Group 副总裁 Tom Ferry 表示，“而创新肯定是不同的。之前的创新都是关于平面 CMOS。我们过去基本上都是同等地缩减尺寸，而且在功率、密度、成本和性能上的改进速度都差不多相等。现在情况复杂多了，你再也无法只缩减尺寸就能改善各个指标了，因为我们正在操作的几何尺寸全然不同了。情况再也不同了。这不是线性变化的。”

　　除了前期设计，在工艺开发、晶体管器件开发和光刻策略方面也正在进行创新。

　　“另外在后端，在产量增长方面也有相当一些创新。”Ferry 指出，“当然，有问题才有创新，所以工艺、器件和光刻的选择都围绕相关的尺寸和物理学，要想办法解决所有这些问题。产量增长可以说是一个自然而然的结果，因为技术变得更复杂了之后，实现产品投产的难度也大了很多，所以需要进行全面的创新。”

　　Ferry 补充说，晶圆代工厂现在更加关注为特定应用优化已有的节点，比如 28nm、20nm、16nm 和 14nm;这些应用包括自动 RF 和低功耗 IoT。“在降低变异性方面也有很多关注和创新。因为物理学方面的原因，变异性是一个大问题。我们没有我们之前有的利润，现在为了增加利润，我们真的必须努力降低变异性——而这几乎已经达到原子层面了。人们正在分析这些问题。”

　　Synopsys 正在开发一种设计技术协同优化流程，这涉及到新工艺对终端设计和设计目标的影响。“设计一款晶体管并让其完成一个处理器内核的标准单元设计和布局布线，然后从功率、性能、面积和产量的角度看这种晶体管在这种环境中的效果如何。因为情况变得非常复杂，人们在提出晶体管的设计方法或工艺流程或光刻策略上会有很多选择。这不是只根据经验和先验知识就能完成的。对我们的影响是现在很多模拟、TCAD 和光刻技术出现得早得多，标准单元设计者和芯片设计者需要比以前远远更早地参与到对这些选择的评估中。”

新数学

　　在这波开发新工具和新流程的狂潮之下，有一个压倒一切的担忧，即随着尺寸缩减而出现的成本上涨。

　　“单位晶体管的成本自 28nm 以来就不再下降了。”Teklatech 的 Bjerregaard 说，“与此同时，出现了很多竞争，而且这些竞争都与盈利能力有关。这个行业发生整合的部分原因是：为了竞争，你需要让这些用新制造技术生产的芯片有非常高的产量——至少 1 亿份。人们的关注重点是投产、有量，然后拿到 7% 到 8% 的利润。这和 90 年代与 00 年代的情况不一样了，那时候一切都关乎性能。”

　　他说在移动市场，竞争的地方是调整制造技术的最后几个百分点。“你在这些大公司看到的情况也适用于那些每天和布局布线打交道的工程师，这不只是基于他们选择 EDA 技术的技术指标。这是一种商业决策。这是一个战略决策。而且你从根本上就没法绕过如何将一项 EDA 技术变成利润的问题。如果你有一个有数百人的巨大的设计部门，如果一项工具不行了，那就会有几百人只能等着，这可是非常昂贵的。”

　　另外为了消除生产流程中的低效部分，还有更多工作要做。这需要整个供应链达到全新的效率水平。

　　“如果你想收紧它并让它盈利，那你就必须非常严格地规划整个流程。”Bjerregaard 说，“对于顶级的半导体公司来说尤其如此，因为它们全都可以取得同样的制造加工技术。它们全都可以取得同样的 EDA 工具，而且他们或多或少都能取得同样的架构。所以它们到底能在哪里实现差异化?这就是生产稳定性发挥关键作用的地方了，因为过程设计就像是一种艺术形式，你没法直接就添加或购买一个流程。你必须让流程符合你的文化。你必须让其配合你的生产方式。一切都需要妥善安排——你反复检查一切的方式、如何定性和定量地测定是否成功等等。”

　　在同一个方向上，Cadence 的 Decoin 也指出了晶圆厂的战术变化。他说：“晶圆厂想要与更少的玩家合作，因为投产这个节点要远远复杂得多。为了让 EDA 供应商能提供技术，它们这部分需要给出大量投资，所以他们不得不限制合作伙伴的数量。”

复杂的行业动态

　　公司向 10/7nm 进军的原因并不简单直接。在如半导体行业一样动态的行业里，要对每家公司和每种设计方案进行特征描述是很困难的。

　　“在向下一个节点迁移方面，有很多东西需要考虑。”Silicon Creations 公司 CTO Jeff Galloway 说，“在过去，向下迁移可以节省晶体管的成本。从 65nm 到 40nm 再到 28nm 和 16nm，都是这么个情况。从 16nm 到 7nm 就有点费劲了。所以你实际上要寻找的是 IP 可用性。”

　　不过，当进入 10/7nm 节点时，这一节点上的情况似乎比根据历史趋势预测的情况更活跃。每一个新技术节点都有很高的风险，还有产量问题、可靠性问题，只有少量客户会跟进这一节点。

　　Decoin 说：“人们感觉在 7nm 时，价格将会非常高，以至于历史趋势会更加不显，但现在着眼于 10 和 7nm 的客户可不止几家。实际上超过 20 家。”

　　这将人们的关注重点集中到了 10/7nm 及以后节点的成本降低上，人们需要更加理解这到底需要什么。

　　“大型半导体公司将会接触任何和每一种他们可以接触的工具，以增强它们对产量提升和节点开发的理解。”Mentor 的硅学习产品部门的产品营销经理 Matt Knowles 说，“他们已经生成了所有这些数据，但过去没有财务上的理由来分析和研究这些数据。现在情况已经大不一样了，它们有财务上的理由，想要榨取出数据中的所有信息。我们正在逼近大量基础限制，但事实上，从这些分析和分析技术中，我们仍然还能榨取一些价值。这不仅涉及技术本身。这是互相关联的。”

总结

　　10/7nm 节点上的价格还有改进的空间，而且可能不止于此。

　　“这关乎稳定的生产设计流程，从而以一种稳定且专业的方式生产芯片，但这并不意味着这里没有投资，也不意味着 EDA 行业或创业公司在这里没有机会和挑战。”Bjerregaard 说，“这只是意味着我们关注的重点到处都是。往往是没人想到的一些地方，因为这不是人们一直在谈论的东西。这更像是说‘哇，实际上只要在这个设计流程的角落这么做，我们就可以节省数百万美元。’”

　　当从已有的节点和工具中再也不能获取价值时，我们还有其它一些正在开发中的选择。

　　“思考一下产量 vs 性能/功率 vs 创新的关系，每个人都着眼于下一个节点，从‘超越摩尔定律’的角度看，现在存在很多进展——硅光子学、3D-IC 集成、package-on-die 等等。”Decoin 说，“在 7nm 之后，还有 5nm 和 3nm，即使深入这些节点的公司更少了，仍然还会有创新。但这不再只是晶体管尺寸下降这么简单了。”

关注电子行业精彩资讯，关注华强资讯官方微信，精华内容抢鲜读，还有机会获赠全年杂志

关注方法：添加好友→搜索“华强微电子”→关注

或微信“扫一扫”二维码