苹果A16弃3nm？业界曝关键

外媒指出，苹果下一代iPhone 14所搭载的A16(暂称)处理器芯片，将不会由台积电3nm制程生产，指出是台积电在3nm制程研发面临困境，台积电则是响应不评论市场传闻，重申3nm制程按计划进行。面对客户可能在采用3nm制程迟疑，业者指称，这些龙头厂商更优先考虑的其实是「成本」，面临先进技术态度也更为保守，反而是想扩张市占率的业者，包括AMD、联发科等，更有机会大胆采用。

台积电总裁魏哲家去年8月25日在线全球技术论坛指出，整合旗下包括SoIC(系统整合芯片)、InFO(整合型扇出封装技术)、CoWoS(基板上芯片封装)等3DIC技术平台，命名为「TSMC 3DFabric」，持续提供业界最完整且最多用途的解决方案，实现更多创新产品设计，协助客户面对物理极限的解方。

台积电10月26日推出4nm制程N4P，做为台积电5nm家族的第3个主要强化版本，N4P的效能较原先的N5增快11%，也较N4增快6%。相较于N5，N4P的功耗效率提升22%，晶体管密度增加6%。同时，N4P藉由减少光罩层数来降低制程复杂度且改善芯片的生产周期。

N4P基本上就是2022年苹果新一代iPhone所搭载A16芯片所需制程。供应链业者透露， A16芯片将有架构上大幅更动，采用N4P制程可以透过小芯片封装(Chiplet)，再增加芯片的晶体管集积度（Density）、降低成本，更可以提高运算效能及有效降低功耗。

外媒MacRumors也披露，iPhone 14的A16芯片将采用4nm制程，较前两代iPhone搭载A14、A15的5nm芯片，尺寸更小，效能提高且更省电。

从semiwiki统整数据显示，台积电在开放创新论坛（OIP）释出更多先进制程推进数据，3nm制程在开放创新伙伴的设计技术协同优化 (DTCO)下，目标PPA较5nm逻辑密度增加1.6倍、传输速度提升11%，节能27%。目前该平台关于3nm制程以下的技术档案达3万8000个，开发中制程设计套件也超过2600个。

台积电总裁魏哲家10月台积电法说指出，3nm量产首年有许多新产品设计定案，预计2021年下半年试产，2022年下半年量产，由于制程上更为复杂，须要采用更多新设备，到时候成本一定比5nm制程高，预期2023年第一季将明显贡献营收，3nm强化版N3E制程量产则是预定在3nm推出1年后。

据《Digitimes》报导，台积电的先进制程与先进封装技术持续保持强大竞争力，但是包括苹果、NVIDIA等龙头业者态度趋于保守，主要是依照目前的产品需求来看，考虑到综合效能、稳定以及维持良率，必须在研发与量产过程中投入大量成本，在市场需求与成本评估下，不太需要采用最新的先进制程技术。

不过，一些急起直追的厂商，可能就会更愿意采用最新的技术，包括近年来成功吃下X86架构20%市占率的美国处理器大厂AMD，以及台湾地区的IC设计龙头联发科，从高效能运算(HPC)领域的3D IC、手机AP的Fan-out封装，都需要TSMC 3DFabric支持，才能获得市场青睐，进而扩张市占率。

从苹果的产品来看，去年发表首款搭载在Mac与部分iPad产品、基于ARM架构设计的M1处理器、采用台积电5nm制程，光是性能与功耗表现，就超越过去同款产品采用英特尔处理器表现，今年发表搭载在MacBook Pro的M1 Pro/Max芯片，更是被称为怪兽级系统单芯片(SoC)，预料就算苹果在AP处理器采用N4P制程，有高机率优先在计算机与平板导入3nm制程。

台积电3nm制程仍延用的鳍式场效晶体管(FinFET)，主要是基于EUV技术展现优异的光学能力，以及符合预期的良率表现，在减少曝光机光罩缺陷及制程堆栈误差，并降低整体成本，并打算2nm制程才使用环绕闸极技术（Gate-All-AroundGAAGAA），虽然三星3nm制程就使用GAA技术，但在台积电密切与客户合作研发下，以及在EUV机台使用效率更高，让台积电在先进制程之争继续维持优势。