图三所示为一位串行BCD加法器。它是以牺牲速度以达到减少硬件逻辑门的目的，这种电路在对频率要求不高的系统中非常之适用。其中ADDER1、ADDER2均为一位全加器。ADDER1做主运算器,ADDER2

数据采集逻辑原理图按照图2数据采集逻辑原理图，其固件程序设计主要由以下几部分组成。①USB2.0接口的初始化程序设计。本段程序主要通过对CY7C68013的CPUCS寄存器进行设定，使CY7C6801

简单的单稳态多谐振荡器

简单的高占空因数单稳态多谐振荡器

具有低功耗宽脉冲输出的单稳态电路

具有高占空因数的单稳多谐振荡器

具有抗干扰性的单稳态多谐振荡器

具有宽脉冲输出的单稳态多谐振荡器

具有双向脉冲输出的单稳态多谐振荡器

具有置位和复位输入端的长周期单稳态多谐振荡器

可由逻辑控制输出脉冲宽度的单稳态多谐振荡器

可由输入脉冲前、后沿触发的单稳态多谐振荡器

可再触发的单稳态多谐振荡器

能抑制电源电压漂移的数控单稳态多谐振荡器

时延可调的单稳态多谐振荡器

数控单稳态多谐振荡器

用计数器作定时电路的单稳态多谐振荡器

由门电路构成的单稳态多谐振荡器

由模拟信号控制脉冲延迟时间

由三个与非门组成的单稳态多谐振荡器