记忆体技术向‘统一之路’迈进

       针对下一代记忆体技术的各种研究，在日前举行的‘IEEE国际电子元件会议’(IEDM)上成为备受关注的焦点。会议中，关于DRAM和快闪记忆体元件在不久的将来就无法再微缩的疑虑正不断升高。

       在IEDM上，晶片制造商展示了各式令人眼花撩乱的下一代或‘通用记忆体\’技术，其中有许多技术声称可作为DRAM和快闪记忆体的替代品。在这些竞争技术中，有许多大家已耳熟能详，如铁电记忆体(FRAM)、磁性记忆体(MRAM)、相变记忆体和其他相变技术。

       在嘈杂拥挤的人群中，IBM团队的表现非常抢眼，他们发布了堪称全球首款的‘可靠性\’相变记忆体。三星电子公司也以FinFET NAND、堆叠式NAND单元阵列与薄膜电晶体NAND三种创新技术赢得了与会者的喝采。

       简而言之，下一代记忆体市场竞争空前激烈。iSuppli公司表示，通用型记忆体市场规模可望在2019年达到763亿美元，尽管目前仍不清楚哪种技术会在这个潜力无限的市场中胜出，但成本和制造议题将使大多数落后的候选技术为主流应用所淘汰。

       大部份的技术仍像是‘纸老虎\’一样，美光公司(Micron)NAND开发副总裁Frankie Roohparvar指出。

       但目前迫切需要找到一种新的记忆体解决方案，三星电子半导体业务部总裁暨执行长黄昌圭(Chang-Gyu Hwang)认为。该公司最新的DRAM和NAND快闪记忆体元件分别采用了50nm和40nm制程。但在发展至20nm节点及更先进制程这个令人胆颤心惊的‘深次奈米\’时代之际，目前的DRAM和快闪记忆体技术正面临着各种微缩障碍，黄昌圭指出。

       “随着矽晶技术进入深次奈米时代，越来越多的人关心半导体技术能否继续满足业界的需求。”黄昌圭在IEDM上说，“电晶体的微缩终有其极限，由于制造成本不断增加，制造业的利润也越来越微薄。虽然大多数家相信矽晶技术在20nm以前仍将保持领先优势，但在20nm节点以下，会有许多基本的和特定应用的问题将阻碍矽晶片的进一步微缩。”

       微缩问题

       即使是目前的记忆体元件，在某种程度上也已经遇到瓶颈。例如，DRAM业者与相关的逻辑厂商共同合作，以期使产品密度能够每18个月倍增一次；目前，DRAM业者已经发布采用50nm制程的产品。“在50nm以下制程，我们必须在DRAM中寻求阵列电晶体的新突破。”黄昌圭说。三星正在开发体接触(body-tied)鳍式场效电晶体(FinFET)，这种技术可以将DRAM制程再微缩至30nm，他透露。

       快闪记忆体也面临相同问题，特别是NAND。但事实上，NAND供应商的微缩速度比摩尔定律还快，他们的产品密度几乎每年倍增，美光科技的Roohparvar表示。这使NAND供应商与微影设备供应商逐渐脱节，特别是针对50nm‘半间距\’节点及更先进的制程而言。

       “我们已经为产品上市作好准备，但设备供应商却还未能准备好为我们供货。”Roohparvar说。ASML公司和Nikon公司等设备制造商已分别提供193nm的浸入式微影工具，这些工具宣称可处理几何尺寸小至40nm的晶片。但晶片制造商们仍犹豫不决，是否能以较不费力的方式取得这些高价的新型扫描器并投入生产线，专家们指出。

       然而，对快闪记忆体供应商来说，微缩也许仍是最大挑战。浮动闸结构是传统NOR和NAND装置的关键元件，但许多人质疑这种技术还能走多远。Intel公司快闪记忆体技术整合部总监Been-Jon Woo认为，浮动闸结构至少还能发展到2010年。“但在那之后，我们将不得不做出一些重大的改变。”Woo表示。

       一家公司已经着手微缩NAND元件。去年9月，三星公司推出了采用40nm制程技术制造的32Gb NAND晶片，该晶片取消了浮动闸结构，而代之以该公司所谓‘电荷撷取快闪记忆体\’的专有‘氧-氮-氧’层。据三星公司宣称，这种技术能轻易将NAND微缩到20nm节点。其他技术也为了能够在下一代非挥发性记忆体中取得主导地位而展开竞争。这些技术包括FeRAM、MRAM和所谓的相变技术等三种基本候选技术。

       基于MRAM和铁电随机存取记忆体(FRAM)技术的产品已经上市，但在可预见的将来它们仍只能作为SRAM的替代品，Micron公司的Roohparvar指出。

       相变技术发展

       Energy Conversion Devices公司于1970年就曾推出相变记忆体(OUM)技术。但分析师们认为，尽管背后有Intel、三星、ST和其他公司的支援，至少未来10年内，OUM技术都无望打入商业市场。

       OUM是许多基于相变技术的产品之一，在IEDM上受到了广泛关注。该技术依据的是硫化材料的电子感应相变原理，但一直很难可靠地进行大量生产。相变材料的晶态和非晶态代表了‘0’或\‘1’，只要在上面施加少量的重设电流便能触发这两个状态的交替变换。

       在IEDM上，多家公司均声称在相变记忆体技术上取得了重大突破，虽然这些工作仍停留在研发阶段。其中，IBM、Macronix和奇梦达(Qimonda)的团队宣布已经开发出一种可靠的相变记忆体原型，其开关速度比传统的快闪记忆体技术还快500多倍。这种元件的横截面只有3x20nm，据说仅需不到一半的功率就能将资料写入单元中。该元件的核心是一块微型的半导体区块(chunk)，可以在有序、晶相、无序和非晶相之间来回变换。这种新的记忆体材料是一种锗锑合金，为了增强性能还在上面增加了少量的其他元素。

       图说：由IBM、Macronix与Qimonda公司团队合作开发的相变记忆体技术，据称开关速度比传统快闪记忆体快500多倍。

       日立(Hitachi)和瑞萨(Renesas)公司则另辟蹊径，并宣称相变记忆体技术在其持续开发下有了重大改进。他们的新型设计在连接MOS电晶体的接头和相变薄膜之间使用了一层五氧化二钽分界层，这是一种标准的硫化锗锑碲合金。这种技术可以用来开发新型的先进微控制器，瑞萨和日立公司表示。

       三星公司也不甘示弱，更详细地说明了另一种相变记忆体技术，即相变随机存取记忆体，或称PRAM。三星公司透露，他们已经采用90nm制程开发出可正常运作的512Mb PRAM。

       作为NOR快闪记忆体的最终替代品，PRAM非常类似在CD和CD驱动器中所采用的技术。在PRAM中，电流加热硫化薄膜可使之呈现晶态或非晶态，两种状态下的电阻率有很大差别，因而可判读为0或1。

       图说：透过扫瞄电子显微镜影像可显示出一款用以评估原理验证而制造的超薄型记忆体测试单元。

       三星还采用了一种完全不同的技术，即将目前的NAND技术和3D堆叠技术结合起来。在IEDM上，该公司首次展示了一种超高密度快闪记忆体元件，这种元件依次垂直堆叠了32位元NAND单元阵列或结构，尺寸只有63nm。

       这是依靠单晶层堆叠技术而实现的。NAND单元阵列建立在层间电介质上，因此能在不增加晶片尺寸的情况下使密度提高2倍。这种技术据称还能在30nm节点以下微缩。

       事实上，记忆体供应商必须尝试多种方法才能找到正确的技术，三星的黄昌圭表示。“这些解决方案不仅包括3D技术，还包括分子级的非晶矽技术。”他总结道。

       来源：中国IC交易网