Synopsys公司赢得ASIC和IC设计工具类最高荣誉

　　全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys宣布，在国际工程协会 (IEC)的年度Design Vision评奖中，Synopsys Galaxy™ 设计平台组件之一的PrimeTime VX statistical sign-off解决方案赢得ASIC和IC设计工具类最高荣誉。该奖项旨在表彰那些最令设计工程界受益的领先成果。DesignVision的全部奖项于1月30日，在美国加利福尼亚州Santa Clara举办的DesignCon上进行了揭晓。这是一次教育的盛会，同时也是一次技术展示。在此次由IEC主办的行业会议上，PrimeTime VX 解决方案凭借创新、独特、市场影响和客户利益等多方面优势榜上有名。在65nm以下技术节点，器件和互连性能引起的广泛变异可能导致时序不准，PrimeTime VX 解决方案有助于设计人员发现并解决这一难题。

　　IEC总裁John Janowiak表示：“DesignVision奖旨在表彰那些完全符合IEC使命，在高科技、商业和学术领域具有积极推动意义的变革。我们很高兴能借此评出DesignVision奖得主，并与整个行业分享最优秀的设计和创新成果。”  

　　基于统计的分析(Statistical-based analysis)是一种新兴的可以应对65nm及以下工艺设计挑战的技术。为了保护客户在现有流程中的投入，Synopsys将该技术建立在广泛部署的sign-off基础之上，利其进化方法实现变异察觉分析。PrimeTime VX 解决方案建立在 Synopsys PrimeTime 黄金sign-off标准之上，将器件和互连模型与统计时序分析技术结合在一起，进一步改善了65nm以下设计的时序结果透明度。

　　Synopsys全面的变异察觉分析解决方案包括三个核心组成部分：Liberty ™ 合成电流源建模（Composite Current Source Modeling）技术，可提供基于器件变异的准确时序模型；基于灵敏度的Star-RCXT VX 提取解决方案可提供基于互连变异的有效而准确的寄生模型，以及PrimeTime VX统计时序分析解决方案。作为补充，Synopsys还提供了PrimeYield工具套件，帮助设计员预测并前瞻性地解决可能影响65nm以下器件制造的问题。Prime Yield可以与设计实现进行链接，并通过Synopsys的先进物理实现解决方案IC Compiler来进行自动校正。IC Compiler、PrimeTime VX、Star-RCXT VX和PrimeYield解决方案的有机结合进一步强化了设计与制造的联系，以实现硅技术的收敛。

　　Synopsys Galaxy设计平台营销副总裁Bijan Kiani 表示：“作为业内sign-off技术的领导者，我们非常荣幸Synopsys PrimeTime VX 分析解决方案获得IEC颁发的DesignVision奖。通过提供综合的变异察觉设计解决方案来实现硅技术的收敛，我们在解决65nm以下设计的不确定性问题方面处于独特的地位。PrimeTime VX是我们努力利用业界领先的技术解决下一代设计问题，并将我们的投入与多个战略领域相联系的一个杰出实例。这些战略领域包括测试芯片技术、过程建模（TCAD）、sign-off、物理实现，以及基于CCS的统计库和基于灵敏度的寄生文件格式化，以确保为我们的客户提供经过验证的准确性和设计流程的相关性，从而提高生产效率。”

来源：中国半导体行业协会