Synopsys DFT MAX助珠海炬力节省90％测试成本

2007-03-09

全球领先的电子设计自动化（EDA）软件工具领导厂商Synopsys宣布，珠海炬力集成电路设计有限公司（简称珠海炬力）已采用Synopsys DFT MAX扫描压缩自动化解决方案实现其0.13微米系统级芯片(SoC)设计，使测试设备相关成本降低了90％。DFT MAX通过片上扫描数据压缩，可显著减少高质量制造测试所需的测试时间和测试数据量。

　　珠海炬力首席技术官李邵川表示：“作为便携式多媒体播放器（PMP）SoC的领先供应商，我们的产品设计广泛应用于遍布世界各地的便携式消费电子产品中。因此，我们的设计团队需要易于使用而成熟的压缩解决方案，可以降低我们下一代PMP SoC的测试成本。DFT MAX可与Synopsys Galaxy™设计平台流程实现紧密集成，使得我们迅速将之应用于百万门级的设计当中。只需另加500个门，DFT MAX便可实现90％以上的压缩率。正是基于以上考虑，我们最终决定在未来的SoC设计中采用DFT MAX。”

　　标准的 stuck-at 测试样本在检测许多时间敏感性缺陷时不够有效，因此半导体公司正在采用转移延迟测试来发现 0.13 微米及以下工艺的缺陷。随着设计的复杂程度的增加，利用两种测试方法使测试一个器件所需的测试图形的总量剧增。样本数量和每个样本测试数据量的膨胀，增加了每个器件所需的测试时间，形成了生产测试瓶颈。DFT MAX可自动执行片上压缩，不仅可显著降低测试数据量和试应用时间，同时也可将对硅片面积影响降至最低。

　　Synopsys设计产品集团(Implementation Group)测试产品部营销总监Graham Etchells 表示：“珠海炬力决定采用DFT MAX以助其实现质量和成本目标，是对Synopsys Galaxy 测试解决方案效益的有效认可。像珠海炬力这样的半导体公司需要的是一个快速降低纳米设计测试成本的方法。DFT MAX压缩解决方案可以在不影响下游物理设计流程的同时，显著减少测试数据量，缩短应用时间和成本。”

　　使用DFT MAX无需测试压缩技术领域的专业技能。其仅适用于门唯一的适应性扫描架构是现有解决方案中最面积有效的方。适应性扫描架构不使用复杂的顺序状态机进行压缩/解压缩，可以分散整个设计的测试逻辑，从而缓解布线拥塞并降低硅片面积成本。DFT MAX产品与Synopsys Galaxy Design Platform可以实现无缝连接，对可预测结果的时间影响微乎其微。

来源：中国半导体行业协会