富士通推出低成本平台应对ASIC市场下滑

富士通推出低成本平台应对ASIC市场下滑

     （华强电子世界网讯） 富士通公司推出一系列使用0.11微米工艺制造的器件，进入低成本ASIC市场，据称对于超过50万门的ASIC其成本可降低80%。
    
     这种定制芯片平台叫做AccelArray，支持333MHz的内核系统频率，具有800MHz模拟锁相环(PLL)能力。由于逻辑门的总数目在51.2万到380万之间，因此这些器件针对传统的ASIC用户，如希望在设计下一代系统时降低成本的电信系统设计人员。
    
     该公司透露，系统原型在2个月后推出，但器件的产量将在每年5000到10万套之间。与其他降低ASIC的前期NRE和掩模成本的业内公司类似，富士通也通过使用预定义电路模块降低制造掩模工艺的成本。
    
     该公司负责营销的副总裁Keith Horn表示：“我们的策略是降低NRE成本，这些成本随着设计和制造工艺进入亚微米技术而上升，进而对ASIC设计的数量造成不利影响。”
    
     第一批预制的平台包括SRAM、触发器和ASIC逻辑。针对具体应用的硬件包括嵌入式高速I/O macro，如SPI-4、 SFI-4、SFI-5、XAUI以及光纤信道和快速I/O，这些器件很快就可以推出。