采用SigmaRAM技术解决高速存储和缓存器件的带宽瓶径

采用SigmaRAM技术解决高速存储和缓存器件的带宽瓶径

    飞速发展的互联网经济要求网络与电信基础设施提供更高的吞吐量，这给系统硬件如交换机、路由器和多业务集线器带来了前所未有的生存压力。为了使系统能以最高速度运行，实时表查询、多媒体信息的索引和缓冲就显得很有必要。为了能在互联网内的任何点上以线速捕获多媒体数据，业界推出了新一代超速SRAM，即SigmaRAM技术。
    
     SigmaRAM是业界9家著名SRAM公司的联合组织，他们的目标是联合开发用于网络和电信领域的新一代同步SRAM标准。参加这一组织的公司中有IBM微电子、ISSI、GSI技术、三菱电子、东芝和索尼等著名厂家，全部9家公司拥有丰富的SRAM设计和开发技术基础。在本文出版时，有6家公司已经公布了近期和长期的产品发展规划，其中至少有4家在2001年底和2002年初就推出了样品。
    
     SigmaRAM联盟提供的新一代18Mb到144Mb产品已经得到广泛验证，包括共用I/O(称为1×1和1×2)、分离I/O(称为2×1和2×2)的引脚分布和封装。最终版的规范和标准也是根据这些业界著名公司集体的研究、知识和经验制定的。SigmaRAM组织的主要目标是满足网络和电信业OEM厂商提出的各种要求。这些要求可以归纳为：1.提供基于开放标准的SRAM；2.为下一代高密度器件提供具体的发展计划，包括引脚分布、封装和功能定义；3.由多个供应商提供的SRAM应满足未来设备性能需求。
    
     SigmaRAM结构
    
    

来自OEM厂商的大量反馈信息是驱动SigmaRAM两大结构体系，即共用I/O和分离I/O发展的动力。SigmaRAM是业界首个能提供共用I/O中最宽的72位数据总线和分离I/O中36位数据总线的器件。该联盟也象ISSI一样详细给出了可支持SRAM的功能，图1是18Mb到144Mb的SigmaRAM系列产品。图2对符号作了进一步解释。
    
     目标应用
    
     互联网的蓬勃发展依赖于现代分组交换网络在光纤、铜缆或无线介质上实现文字、语音和视频流的传输。而多媒体环境中实时、宽带的网络硬件起着决定性作用。硬件带宽来自于ASIC、FPGA、网络处理器、SRAM和SDRAM以及介质本身。
    
     高宽带需求的一个例子是城域网(MAN)和广域网 (WAN)中光纤应用的飞速发展。互联网需要多协议和QoS服务类型的支持。这些新业务反过来又使点到点网络中所有交换和路由系统的复杂性和带宽不断升级。当今数据包处理中需要ASIC和专门功能芯片的参与来实现成帧、分类、加密、排队、负载均衡、地址翻译和路由等功能。虽然每种功能都有其特殊要求，但都要求多路存储器访问。图3是一个采用不同SRAM构成ATM交换机的方案。
    
     分类是识别数据包、包头和各个域并把它们与固定数据库作比较的一个过程。例如地址转发和路由就是典型的分类功能。高速分类要求完成读-修改-写操作，这种情况下存储器从读操作到写操作的过程转变必须在一个机器周期内完成，网络处理器对此没有等待状态。
    
     新一代的网络系统催生了新一代的存储器件，这些器件需要提供快速访问时间、低等待时间甚至零等待性能。在表查询和其它实时功能中，牺牲总线转换是一种不可接受的实现方式。
    
     现代网络系统利用存储器完成4种任务，即数据包缓冲、表存储、快速表查询和数据存储。前三类任务需要同步SRAM，而第4类任务主要使用SDRAM。
    
     数据包缓冲功能位于处理接收包过程的前端。图4是数据包处理流程和不同存储器应用的一个例子。当数据流速度超过包处理速度时就需要缓冲功能。多个包可以一起被放置到临时存储器中形成负载串接，这在处理小型单元如ATM时特别有用。不过并不是所有缓冲都是连续的。在IP传输中每个包可以经由独立路由传输，即按次序发送的数据包在接收时可能是乱序的。而数据包的重新排序需要实现对存储器的随机存取。一个在数据总线转换时没有读/写等待的共用I/O存储结构就非常适用于上述这种应用。
    
     数据流经过分析后紧接着对单个帧进行处理，这在多数情况下需要从表中获得配置参数，这也是“表查寻”的由来。这些存储器请求通常是一种单一的随机访问，读操作数量将远远超过写操作的数量，这正好符合共用I/O类型的存储器结构。由于处理速度接近线速，存储器访问速度应足够快才能跟上。这时的同步突发协议是没有用的，虽然突发会增加数据带宽，但它往往会减小地址带宽。由于这种事实的存在，设计时应选用快速单倍数据速率器件，而不是慢速的仅工作于突发模式的双倍数据速率器件(DDR)。
    [page]
     表查寻是第三种存储器访问类型。在处理第三层(寻址)过程中，处理器会识别包的目的地址，并根据路由协议决定的参数选择正确的路由途径。表(或地址)查询操作是存储器访问中的随机搜索。CAM(内容可寻址存储器)非常适合于这种类型的搜索。然而，CAM搜索速度通常要比同步SRAM如SigmaRAM慢得多。
    
     SONET/SDH(图5)上的交换式以太网包含有一个输入缓存和一个输出缓存，它们都是SRAM型缓存。由于是独特的存储器读写操作，对共用I/O和分离I/O结构的选择可以完全从技术而非经济角度出发。
    
     备注和假设：1. SONET/千兆位接口的ASIC或单芯片FPGA实现方案有二个接口。输入缓存(SRAM或FIFO)非常小，32位控制器可嵌入512 ×36，64位控制器可嵌入512 ×72；2. 带16到36 ×1 个GE端口的大型ASIC可能需要外部输入缓存(SRAM)；3. 输出缓存采用外部SRAM。它的大小和速度取决于千兆以太网通道数以及被复接的SONET端口数；4. 对于大型交换机来说，输出缓存大多采用分离I/O SRAM实现；但也可以用共用I/O SRAM实现。
    
     SigmaRAM技术解决的问题
    
     为了满足上述这些新一代系统的需求，SRAM存储器必须能执行快速、随机、多路的读操作，能在一个时钟周期内完成读写转换，能使数据和地址带宽保持或超过线速。这些要求正好符合SigmaRAM的性能和功能特点。这种新型同步SRAM系列产品特别针对网络和电信基础设施而设计，采用了先进的工艺技术(如0.13um)、新的封装策略、改进的时钟方案、较低的供电电压和I/O电压以及更低的功率预算，因此具有更高的工作速度。
    
     时钟速度是SigmaRAM系统产品的关键特点之一。当时钟速度为333MHz时，72位输出口可以提供24Gbps的吞吐量。这样的性能无需牺牲总线转换速度就可实现，也即意味着读写之间不需要死循环。当以OC192(当然还有OC768)包速度执行表查寻操作时这是很必要的。随着工艺技术和设计方法的持续提高，未来的SigmaRAM有望提供更高的数据带宽。
    
     虽然延迟突发RAM采用了先进的BGA封装，但引脚布局非常适于使用需要埋孔来达到阵列中焊盘深度的多层电路板。PC板布局时的布线任务是很复杂的。由于在SigmaRAM的封装中将所有信号焊盘置于外部三排，从而减少了这个问题的复杂性。这种方法使出口空间得到了最大化。
    
     进一步对比发现传统SRAM结构只有共用I/O，而SigmaRAM同时具备分离I/O和共用I/O。分离I/O能专门优化背靠背读写操作。原因在于分离I/O结构中读操作是在第一个时钟周期完成的，而写操作是在第二个时钟周期，然后交替进行。这种结构能实现多路读或写操作，但这时每个交替周期就被浪费了。分离I/O结构还能消除任何可能出现的总线竞争，这在共用I/O结构中是个潜在的大问题。
    
     SigmaRAM严格设计用于高数据速率的应用，它提供一个专门的输出时钟以允许系统设计师方便地同步读数据。在双倍数据速率模式下采用3ns周期可以每隔大约1.5ns的时间输出一个新的数据。输出时钟精确调整数据有效窗口。
    
     结论
    
     互联网业务的飞速发展对边缘和核心交换机、路由器和集线器提出了越来越高的性能要求，也迫使SRAM业界急切发展线速(或光纤速度)缓存。SigmaRAM联盟已经开发并标准化了18Mb到144Mb密度的全球性规范、引脚分布和封装(目前是第一代产品)。在网络和电信界著名OEM客户的大力支持下，SigmaRAM结构代表了业界高速存储和缓存的正确选择，能使他们紧跟互联网时代的发展步伐。客户们将获益于SigmaRAM的开放标准和多源业务模型。为了满足OEM客户要求，ISSI在2002年初就率先推出了新的18Mb产品。不久将会推出36Mb密度的SigmaRAM产品，更高带宽的产品有望在2002年底和2003年初推出。
    
     作者： Stephen Y. Lau
     策划部总监
     Integrated Silicon Solution, Inc.