片上存储器的新进展：用逻辑工艺构建更高密度的DRAM单元
NEC电子公司和Mosys公司分别公布了各自在嵌入式存储器(用于系统级芯片)方面的最新进展，从而使片上存储器跨入了一个新阶段。
两家公司的新方案均从基于电容的动态随机存取存储器(DRAM)单元演变而来。与普通的静态随机存取存储器(SRAM)技术相比，DRAM可在相同的芯片面积上提供更高的存储密度，同时性能基本保持不变。此外两家公司称，他们可通过标准的CMOS逻辑工艺实现新的存储技术，在控制成本的同时保持晶体管的性能。
对IC供应商来说，带嵌入式DRAM的制造特别棘手。包含带片上DRAM的芯片的晶圆通常要经过DRAM生产线和逻辑生产线的处理，而这两种生产线的退火温度和所用原料都不相同。
例如，为生成电容，DRAM工艺需要高于1,000℃的温度，大约是典型的逻辑工艺阈值温度的两倍。如此高温会极大地降低晶体管的逻辑性能。芯片制造商试图在晶体管上沉积厚厚的氧化层来减轻这一影响。但NEC电子美国公司的高级设计工程经理Hideya Horikawa指出，此法不仅成本高昂，而且会减低晶圆成品率。
为了兼顾DRAM和逻辑技术，NEC采用两层以低k电介质材料为间隔的金属层，开发出一种特殊的电容。用于构建电容的金属钨也是在逻辑工艺中形成过孔的材料。这种方法无需DRAM单元中常用的多晶硅，从而可用标准的CMOS逻辑工艺来形成DRAM单元。此外Horikawa称这种方法中所用温度不会超过500℃，低于NEC的0.13微米逻辑工艺的最高温度——600℃。
Horikawa 说：“我们已经确认，在硅片上晶体管的性能没有变化。”
NEC也表示，虽然新工艺仍需较多测试，但减少了将DRAM与逻辑单元整合在一起所需的掩膜和工艺步骤。目前嵌入在芯片内的DRAM部分工作电压与逻辑及输入/输出端口电压一致，功耗则比SRAM降低了8至12倍。
在密度方面，NEC的嵌入DRAM所占的空间较SRAM少5至8倍。此外，NEC的高级技术市场经理Hamid Aslam指出，这种DRAM具有 3.5纳秒的存取速度，而该公司含6个晶体管的SRAM存取时间为3纳秒。
NEC已在其0.18微米设计中实现了这种嵌入式DRAM，目前正将其作为一个标准的专用集成电路(ASIC)宏，用于其0.13微米工艺中。
与此同时，IP供应商Mosys公司宣布开发出一种新技术。与该公司原有的嵌入式RAM技术相比，这种新技术能在同样的芯片面积上集成两倍的存储器数。Mosys打算向其它芯片公司授权这种被为1T-SRAM-Q 的技术。
1T-SRAM-Q技术是Mosys三年前推出的1T-SRAM架构的一个增强版。1T-SRAM使用平置的电容来构成存储器位单元，作用与标准六晶体管SRAM相似，但却只占约一半的裸片面积。Mosys公司IP部门副总裁兼总经理Mark-Eric Jones表示，这种新技术的存储密度比标准SRAM高四倍。
基于新的 “Q”技术，Mosys将电容折成90度角嵌入蚀刻在硅片上的沟槽内，从而减小了存储单元尺寸。Mosys估计，采用 0.13微米工艺技术时，1M的1T-SRAM-Q占用1.05平方毫米的裸片面积，而采用现有技术则占1.9平方毫米。此外，六晶体管的SRAM占用3.73平方毫米的裸片面积。
为了构建存储单元，Mosys必须对制造工艺做某些改动：增加一次掩膜，并添加新的蚀刻和注入步骤，以便形成能嵌入电容2/3体积的空穴。
新增掩膜层的费用是1万美金，增加的工艺步骤则会使晶圆的成本增加5%。但Jones表示，与构建一个典型的系统级芯片所需的一千至两千万美元相比，这些费用微不足道。
Mosys向客户建议，当存储器所占裸片面积超过10%时，便应当采用Q技术。Jones表示上述两种技术的许可费相同。
以前IBM、东芝和亿恒等公司也有过挖掘沟槽嵌置电容器的作法，不过那些都是针对需要大电容和深沟槽的纯DRAM单元。而据Jones称，Mosys的存储器架构基于一种多列布局，采用少量的短位线，因此其电容量仅为标准DRAM单元的10%。Q技术没改变电容量，而是采用一种与逻辑工艺通用的标准浅沟槽绝缘方法来形成空穴。
另外，与其它大多数嵌入式DRAM模块不同的是，这种工艺无需额外的热循环。不过，Jones表示，采用相同工艺的嵌入式DRAM还是比 Mosys的最新架构体积小20%至30%。
随着单元尺寸的减小，走线长度也随之缩短，1T-SRAM-Q技术在速度和功耗方面也有10%的改进。Jones表示该公司还将纠错技术作为一项标准特性。
Mosys称该公司的1T-SRAM-Q技术将于2003年第二季开始供应样品，在年底可进行大批量生产。此外Jones声称一家客户已将此嵌入式存储器纳入到器件设计中，并准备采用90纳米工艺制造。
两家公司的新方案均从基于电容的动态随机存取存储器(DRAM)单元演变而来。与普通的静态随机存取存储器(SRAM)技术相比，DRAM可在相同的芯片面积上提供更高的存储密度，同时性能基本保持不变。此外两家公司称，他们可通过标准的CMOS逻辑工艺实现新的存储技术，在控制成本的同时保持晶体管的性能。
对IC供应商来说，带嵌入式DRAM的制造特别棘手。包含带片上DRAM的芯片的晶圆通常要经过DRAM生产线和逻辑生产线的处理，而这两种生产线的退火温度和所用原料都不相同。
例如，为生成电容，DRAM工艺需要高于1,000℃的温度，大约是典型的逻辑工艺阈值温度的两倍。如此高温会极大地降低晶体管的逻辑性能。芯片制造商试图在晶体管上沉积厚厚的氧化层来减轻这一影响。但NEC电子美国公司的高级设计工程经理Hideya Horikawa指出，此法不仅成本高昂，而且会减低晶圆成品率。
为了兼顾DRAM和逻辑技术，NEC采用两层以低k电介质材料为间隔的金属层，开发出一种特殊的电容。用于构建电容的金属钨也是在逻辑工艺中形成过孔的材料。这种方法无需DRAM单元中常用的多晶硅，从而可用标准的CMOS逻辑工艺来形成DRAM单元。此外Horikawa称这种方法中所用温度不会超过500℃，低于NEC的0.13微米逻辑工艺的最高温度——600℃。
Horikawa 说：“我们已经确认，在硅片上晶体管的性能没有变化。”
NEC也表示，虽然新工艺仍需较多测试，但减少了将DRAM与逻辑单元整合在一起所需的掩膜和工艺步骤。目前嵌入在芯片内的DRAM部分工作电压与逻辑及输入/输出端口电压一致，功耗则比SRAM降低了8至12倍。
在密度方面，NEC的嵌入DRAM所占的空间较SRAM少5至8倍。此外，NEC的高级技术市场经理Hamid Aslam指出，这种DRAM具有 3.5纳秒的存取速度，而该公司含6个晶体管的SRAM存取时间为3纳秒。
NEC已在其0.18微米设计中实现了这种嵌入式DRAM，目前正将其作为一个标准的专用集成电路(ASIC)宏，用于其0.13微米工艺中。
与此同时，IP供应商Mosys公司宣布开发出一种新技术。与该公司原有的嵌入式RAM技术相比，这种新技术能在同样的芯片面积上集成两倍的存储器数。Mosys打算向其它芯片公司授权这种被为1T-SRAM-Q 的技术。
1T-SRAM-Q技术是Mosys三年前推出的1T-SRAM架构的一个增强版。1T-SRAM使用平置的电容来构成存储器位单元，作用与标准六晶体管SRAM相似，但却只占约一半的裸片面积。Mosys公司IP部门副总裁兼总经理Mark-Eric Jones表示，这种新技术的存储密度比标准SRAM高四倍。
基于新的 “Q”技术，Mosys将电容折成90度角嵌入蚀刻在硅片上的沟槽内，从而减小了存储单元尺寸。Mosys估计，采用 0.13微米工艺技术时，1M的1T-SRAM-Q占用1.05平方毫米的裸片面积，而采用现有技术则占1.9平方毫米。此外，六晶体管的SRAM占用3.73平方毫米的裸片面积。
为了构建存储单元，Mosys必须对制造工艺做某些改动：增加一次掩膜，并添加新的蚀刻和注入步骤，以便形成能嵌入电容2/3体积的空穴。
新增掩膜层的费用是1万美金，增加的工艺步骤则会使晶圆的成本增加5%。但Jones表示，与构建一个典型的系统级芯片所需的一千至两千万美元相比，这些费用微不足道。
Mosys向客户建议，当存储器所占裸片面积超过10%时，便应当采用Q技术。Jones表示上述两种技术的许可费相同。
以前IBM、东芝和亿恒等公司也有过挖掘沟槽嵌置电容器的作法，不过那些都是针对需要大电容和深沟槽的纯DRAM单元。而据Jones称，Mosys的存储器架构基于一种多列布局，采用少量的短位线，因此其电容量仅为标准DRAM单元的10%。Q技术没改变电容量，而是采用一种与逻辑工艺通用的标准浅沟槽绝缘方法来形成空穴。
另外，与其它大多数嵌入式DRAM模块不同的是，这种工艺无需额外的热循环。不过，Jones表示，采用相同工艺的嵌入式DRAM还是比 Mosys的最新架构体积小20%至30%。
随着单元尺寸的减小，走线长度也随之缩短，1T-SRAM-Q技术在速度和功耗方面也有10%的改进。Jones表示该公司还将纠错技术作为一项标准特性。
Mosys称该公司的1T-SRAM-Q技术将于2003年第二季开始供应样品，在年底可进行大批量生产。此外Jones声称一家客户已将此嵌入式存储器纳入到器件设计中，并准备采用90纳米工艺制造。
(编辑 Tina)