眺望下一代半导体技术
(华强电子世界网讯) 按国际半导体工艺路线图ITRS的要求，半导体工艺技术在2004年进入90nm，似乎工艺技术的进展并没有拖工业进步的后腿。
按国际半导体工艺路线图ITRS的要求，半导体工艺技术在2004年进入90nm，2006年进入65nm时代。客观上应该承认，截止到现在，经过全球半导体工业界的共同努力，己经克服了许多困难，如铜互连及低k介质材料等。似乎工艺技术的进展并没有拖工业进步的后腿，其中浸入式光刻技术具有突破性的成就。所以全球半导体业界顺利地经过130nm、90nm，开始进入65nm时代。
随着工艺微细化的进步，栅极的长度和绝缘膜厚度两方面都会呈比例地缩小，有效地减少了芯片的面积。例如，采用65nm工艺生产一个数字基带IC，在1平方毫米的面积内，集成度可以达到90万个逻辑门，生产DRAM时，其每个单元面积小到仅0．028平方微米，每平方毫米容量可以达到达20.0Mb以上。
全球半导体业界在2006年进入65nm时代已不可逆转。
根据最新的消息，Intel日前表示将提前推出全新架构的65nm工艺制程的桌面处理器Conroe，由预计的2006年第四季度提前至2006年7月。而原计划在第二季度末推出的BroadWater芯片组(965系列)将推迟到同一时间，以配合Conroe处理器的发展。 目前，处理器的典型研发周期是24〜32个月，而在十年以前约是48个月。研发周期的主要任务就是寻找和定位错误，Intel在量产之前不放过任何一个微小错误。其65nm工艺共花费了20个月就达到了成熟的水平，而对于180nm用了38个月，130nm用了30个月，而90nm也用了26个月。
Samsung早就扬言己进人70nm的DRAM产品生产。全球代工业双雄台积电及联电在无线通讯应用的基带处理器(Baseband Processor)、现场可编程逻辑器件(FPGA)及显示芯片等产品方面， 预计于2006年上半年也可进入65nm芯片量产，连新加坡特许也将在2006年第一季度开始导入65nm产品的试生产。
美国德州仪器在2005年12月12日宣布，其65nm工艺技术已通过认证，并将于2006年进入量产阶段。
另外，特许、IBM、三星电子在2005年5月时已宣布成立90nm的合作研发联盟，并于6月时再次共同投入65nm的研发。而英飞凌也在11月时加入该联盟组织，4家半导体业者分别在工艺与订单上互相合作，包括65nm的无线通讯与绘图芯片，预计将在2006年第一季度开始进入试生产阶段。
在众多工艺技术挑战中，光刻技术的难度总是列在首位。目前采用ArF的193nm浸入式光刻技术己日趋成熟。
从各种报道可以了解，利用浸入式光刻已经顺利地渡过45nm工艺技术，而对于32nm技术是继续发展大数值孔径的浸入式光刻技术，还是采用EUV技术仍难下定论。
在2005年12月的SemiJapan及美国Cymer公司共同举办的研讨会上，对于如何实现32nm技术存在不同的看法。由于目前EUV技术方面，尚有许多基础研究无法跟上。如2004年在评价EUV技术时，还存在三个主要难点无法克服，即掩模缺陷、光刻胶敏感度及光源功率。而经过2005年的努力，光刻胶的分辨率及线条的粗糙度已上升为最主要矛盾。业界预测EUV技术将于2009年引入市场。而如果采用浸入式ArF光刻，则必须采用二次曝光。而二次曝光，会增加成本及周期。因此，从加快开发新产品的角度来看，提出支持EUV应用技术的呼声渐高。
关于解决晶体管漏电流的高k介质材料，由于工艺上尚有困难，预计在45nm时还不可能采用。
随着传统晶体管的尺寸缩小，当到了只有几个分子大小时，就会出现一些奇怪的量子效应，从而无法精确地判断晶体管的“开”与“关”状态。因而传统的晶体管技术最终必定将“寿终正寝”，取而代之的技术可能是纳米技术以及量子器件等。
传统的晶体管是通过控制成群电子的运动状态来形成开关、振荡和放大等功能，而单电子晶体管只是控制单个电子的运动状态。开发单电子晶体管，只要控制一个电子的行为即可完成特定的功能，可使功耗降低到原来的1/1000，从根本上解决日益严重的集成电路功耗问题。
但是，作为电子器件，迄今为止只利用了电子波粒二象性的粒子性。其次，各种传统电子元器件都是通过控制电子数量来实现信号处理。例如，开关器件是以控制电子流的有或无来实现电路通断，放大器件则是通过控制电子数量多少来完成放大功能。而量子器件是不单纯通过控制电子数目的多少，而主要是通过控制电子波动的相位来实现某种功能。因此，量子器件具有更高的响应速度和更低的功耗。
现有的硅(Si)和砷化镓(GaAs)器件无论怎样改进，其响应速度最高只能达到10〜12毫微秒，功耗最低只能降至1微瓦。而量子器件在响应速度和功耗方面可以比这个数据优化1000〜10000倍。由于量子器件尺度为纳米级，集成度大幅度提高，同时还具有器件结构简单、可靠性高、成本低等诸多优点，因此，未来纳米电子学的发展，可能会在电子学领域中引起一次新的电子技术革命，从而把电子工业技术推向一个更高的发展阶段。
据《科学》周刊报道，一种能在室温下正常工作的单电子晶体管最近在荷兰实验室中诞生。这种晶体管以单独的碳纳米管为原材料制造出来，依靠一个电子来决定“开”和“关”的状态，这种单电子晶体管只有１nm宽、２０nm长，整体还不足人的头发丝直径的500分之一。它微型化和低耗能的特点可成为未来分子计算机的理想材料。
报告认为，尽管硅材料最终将退出历史舞台，但是在下一个十年中，纳米技术还不可能取代现有的硅制造工艺。
另据报道，美国惠普实验室正在利用量子效应，来研发新型的分子级开关器件。 该技术使用了有机分子，能够实现在芯片上集成1 万亿个开关元件，它的开关速度可以达到每秒1 万亿次，远高于目前速度最快的处理器的每秒40亿次。
另外，英特尔公司正使材料向硅之外过渡。目前，英特尔的芯片上集成的晶体管数量已经超过了10亿个。如果要生产晶体管数量1000倍于当前水平的芯片，需要采用新型的开关和材料。英特尔的目标是在未来10年中，生产集成度超过1 万亿个开关元件的芯片。
英特尔认为另一个颇有前途的技术是“自旋晶体管”技术。其技术下产品的尺寸远小于传统的硅晶体管，而且具有非易失性，这意味着即使在关闭电源后它也能存储信息。 由于目前以电子电荷为基础的电子学即将达到其技术极限，全球的科学家纷纷把电子学研究的目光投向自旋电子学的研究。自旋电子学研究以电子的旋转而不是根据电子的电荷来制造设备和电路，利用纳米技术研究自旋电子学是目前一个非常热门的研究方向。
按国际半导体工艺路线图ITRS的要求，半导体工艺技术在2004年进入90nm，2006年进入65nm时代。客观上应该承认，截止到现在，经过全球半导体工业界的共同努力，己经克服了许多困难，如铜互连及低k介质材料等。似乎工艺技术的进展并没有拖工业进步的后腿，其中浸入式光刻技术具有突破性的成就。所以全球半导体业界顺利地经过130nm、90nm，开始进入65nm时代。
技术己经跨越45nm
随着工艺微细化的进步，栅极的长度和绝缘膜厚度两方面都会呈比例地缩小，有效地减少了芯片的面积。例如，采用65nm工艺生产一个数字基带IC，在1平方毫米的面积内，集成度可以达到90万个逻辑门，生产DRAM时，其每个单元面积小到仅0．028平方微米，每平方毫米容量可以达到达20.0Mb以上。
全球半导体业界在2006年进入65nm时代已不可逆转。
根据最新的消息，Intel日前表示将提前推出全新架构的65nm工艺制程的桌面处理器Conroe，由预计的2006年第四季度提前至2006年7月。而原计划在第二季度末推出的BroadWater芯片组(965系列)将推迟到同一时间，以配合Conroe处理器的发展。 目前，处理器的典型研发周期是24〜32个月，而在十年以前约是48个月。研发周期的主要任务就是寻找和定位错误，Intel在量产之前不放过任何一个微小错误。其65nm工艺共花费了20个月就达到了成熟的水平，而对于180nm用了38个月，130nm用了30个月，而90nm也用了26个月。
Samsung早就扬言己进人70nm的DRAM产品生产。全球代工业双雄台积电及联电在无线通讯应用的基带处理器(Baseband Processor)、现场可编程逻辑器件(FPGA)及显示芯片等产品方面， 预计于2006年上半年也可进入65nm芯片量产，连新加坡特许也将在2006年第一季度开始导入65nm产品的试生产。
美国德州仪器在2005年12月12日宣布，其65nm工艺技术已通过认证，并将于2006年进入量产阶段。
另外，特许、IBM、三星电子在2005年5月时已宣布成立90nm的合作研发联盟，并于6月时再次共同投入65nm的研发。而英飞凌也在11月时加入该联盟组织，4家半导体业者分别在工艺与订单上互相合作，包括65nm的无线通讯与绘图芯片，预计将在2006年第一季度开始进入试生产阶段。
在众多工艺技术挑战中，光刻技术的难度总是列在首位。目前采用ArF的193nm浸入式光刻技术己日趋成熟。
从各种报道可以了解，利用浸入式光刻已经顺利地渡过45nm工艺技术，而对于32nm技术是继续发展大数值孔径的浸入式光刻技术，还是采用EUV技术仍难下定论。
在2005年12月的SemiJapan及美国Cymer公司共同举办的研讨会上，对于如何实现32nm技术存在不同的看法。由于目前EUV技术方面，尚有许多基础研究无法跟上。如2004年在评价EUV技术时，还存在三个主要难点无法克服，即掩模缺陷、光刻胶敏感度及光源功率。而经过2005年的努力，光刻胶的分辨率及线条的粗糙度已上升为最主要矛盾。业界预测EUV技术将于2009年引入市场。而如果采用浸入式ArF光刻，则必须采用二次曝光。而二次曝光，会增加成本及周期。因此，从加快开发新产品的角度来看，提出支持EUV应用技术的呼声渐高。
关于解决晶体管漏电流的高k介质材料，由于工艺上尚有困难，预计在45nm时还不可能采用。
后硅时代
随着传统晶体管的尺寸缩小，当到了只有几个分子大小时，就会出现一些奇怪的量子效应，从而无法精确地判断晶体管的“开”与“关”状态。因而传统的晶体管技术最终必定将“寿终正寝”，取而代之的技术可能是纳米技术以及量子器件等。
传统的晶体管是通过控制成群电子的运动状态来形成开关、振荡和放大等功能，而单电子晶体管只是控制单个电子的运动状态。开发单电子晶体管，只要控制一个电子的行为即可完成特定的功能，可使功耗降低到原来的1/1000，从根本上解决日益严重的集成电路功耗问题。
但是，作为电子器件，迄今为止只利用了电子波粒二象性的粒子性。其次，各种传统电子元器件都是通过控制电子数量来实现信号处理。例如，开关器件是以控制电子流的有或无来实现电路通断，放大器件则是通过控制电子数量多少来完成放大功能。而量子器件是不单纯通过控制电子数目的多少，而主要是通过控制电子波动的相位来实现某种功能。因此，量子器件具有更高的响应速度和更低的功耗。
现有的硅(Si)和砷化镓(GaAs)器件无论怎样改进，其响应速度最高只能达到10〜12毫微秒，功耗最低只能降至1微瓦。而量子器件在响应速度和功耗方面可以比这个数据优化1000〜10000倍。由于量子器件尺度为纳米级，集成度大幅度提高，同时还具有器件结构简单、可靠性高、成本低等诸多优点，因此，未来纳米电子学的发展，可能会在电子学领域中引起一次新的电子技术革命，从而把电子工业技术推向一个更高的发展阶段。
据《科学》周刊报道，一种能在室温下正常工作的单电子晶体管最近在荷兰实验室中诞生。这种晶体管以单独的碳纳米管为原材料制造出来，依靠一个电子来决定“开”和“关”的状态，这种单电子晶体管只有１nm宽、２０nm长，整体还不足人的头发丝直径的500分之一。它微型化和低耗能的特点可成为未来分子计算机的理想材料。
报告认为，尽管硅材料最终将退出历史舞台，但是在下一个十年中，纳米技术还不可能取代现有的硅制造工艺。
另据报道，美国惠普实验室正在利用量子效应，来研发新型的分子级开关器件。 该技术使用了有机分子，能够实现在芯片上集成1 万亿个开关元件，它的开关速度可以达到每秒1 万亿次，远高于目前速度最快的处理器的每秒40亿次。
另外，英特尔公司正使材料向硅之外过渡。目前，英特尔的芯片上集成的晶体管数量已经超过了10亿个。如果要生产晶体管数量1000倍于当前水平的芯片，需要采用新型的开关和材料。英特尔的目标是在未来10年中，生产集成度超过1 万亿个开关元件的芯片。
英特尔认为另一个颇有前途的技术是“自旋晶体管”技术。其技术下产品的尺寸远小于传统的硅晶体管，而且具有非易失性，这意味着即使在关闭电源后它也能存储信息。 由于目前以电子电荷为基础的电子学即将达到其技术极限，全球的科学家纷纷把电子学研究的目光投向自旋电子学的研究。自旋电子学研究以电子的旋转而不是根据电子的电荷来制造设备和电路，利用纳米技术研究自旋电子学是目前一个非常热门的研究方向。
欢迎投稿和提供新闻线索，欢迎您的建议或批评。
电话:0755-83687741 E-mail:hfq2001@hqew.com
电话:0755-83687741 E-mail:hfq2001@hqew.com
(编辑 甘心)