震撼封测业！台积电跨足65、45奈米SiP服务众多封测厂恐将成为台积电转包商

       台积电扩大晶圆代工事业版图，这次锁定后段封装制程，为因应SiP(System in Package)狂潮来临，内部后段技术暨服务团队已成军，提供客户厂内(in-house)封测制造暨服务，2007年将切入65奈米制程覆晶封装，2008年则进一步跨入45奈米制程，这是台积电继成立设计服务后，再次策略性扩充事业版图。台积电表示，SiP能快速解决上市时程(time to market)，身为产业一员需进行了解并进行开发；至于封测厂对于台积电跨入封测举动，则密切关注。
       由于SiP可将2个以上晶片透过不同封装技术叠在一起，技术及整合难度相对较SoC(System on Chip)更有效率及容易，台积电后段技术暨服务处副处长赵智强26日表示，SoC上市时程是以18个月为期，而SiP可能仅需6个月就可上市，快速缩短上市时间，台积电身为产业一员，必须对SiP技术开发有所了解及参与，同时确保客户产品顺利量产。
       据半导体业者透露，台积电内部已成立封装团队，并展开对外招兵买马，未来将提供厂内制造及服务。据台积电内部规划，2007年封装主轴将着力于65奈米制程，包括无铅覆晶封装及晶片尺寸覆晶封装(Flip Chip CSP)，2008年则将跨入45奈米制程封装，包括打线(wire bond)及无铅、晶片尺寸覆晶封装等。
       台积电除提供工程服务，亦将提供先期(pilot run)覆晶封装及晶圆侦测(wafer sort)服务，并延伸与日月光等封测厂合作量产，而所有外部合作封测业者，将被定位为台积电封测业务的转包商(Subcontractor)。
       值得注意的是，台积电不仅内部增设团队，转投资公司精材亦与其共同研发后段晶圆制程技术，除成功开发出3D封装制程，目前亦携手研发微机电(MEMS)核心封装技术。精材2厂已于第2季正式开出新产能，预计微机电后段制程服务最快在第3季导入量产。台积电2006年便已成功开发出3D晶片矽片直穿孔(Through Silicon Via；TSV)封装技术，日前并已对外发表。
       IC设计业者指出，2005年SiP封测市场规模约11亿美元，2010年将成长至41亿美元，呈现3倍速成长，同时SiP手机晶片应用市场年复合成长率约13%，高于其它电子产品，而通讯产品已占台积电生产最大宗，台积电绝对必须策略性跨入封测领域。
       台封测业者则指出，国际半导体大厂对于SiP竞相投入，其中，整合元件厂(IDM)由于自已拥有设计、制造及封测，最具先期优势，像是三星电子(Samsung Electronics)2007年第2季SiP标准型DRAM已量产，英特尔(Intel)亦将记忆体与处理器采用SiP进行整合，而台积电将会是晶圆代工厂跨入封测领域的代表厂商。
       不过，封测业者对于台积电策略性动作仍多处于观望，封测业者指出，如果台积电选择在晶圆层次跨入封测，则对其晶圆代工核心事业具加分效果，但若是晶圆以外的封测技术，如牵涉到基板，那么封测厂仍具长期技术及产能优势。
       事实上，台积电从晶圆代工领域跨足设计服务、后段封测，其内部团队光是设计服务就高达400人，对外更与以转投资创意为首的设计服务联盟(DCA)成员合作，此外，更积极设置IP整合机制AAA认证，如今再度跨足封测事业，让外界猜测台积电除晶圆代工外，正积极成为纵横半导体产业上、下游的老大哥，与整合元件厂力拼。