台积电推AAA机制 促进芯片设计与制造最佳化

　　台积电说明指出，此一最新的精确度要求，是把与该公司制程紧密结合、关键的基础子电路(sub-circuit building block)做仔细的特性分析、验证以及最佳化组合测试之后才建构完成。对台积电的设计生态环境合作伙伴而言，取得台积电AAA机制认证，意谓着其能够提供芯片设计人员一个保证，在减少预留安全空间(guard band)以及避免过度设计(over design)的情况下，完成最佳化的芯片设计。 

　　对芯片设计人员而言，使用经过台积电此一机制认证的电子设计自动化(EDA)工具，能够大幅提升首次芯片设计就成功生产的机会，降低生产成本并加速产品上市的时程。 

　　台积电透过信息矿采(Data-mining)技术筛选及分析该公司过去所累积的庞大制程资料，作为建构AAA机制的基础，并将其中的重要信息整理分享给EDA、IP公司及其它合作伙伴，供其开发适合自身公司的方法，共同参与AAA机制的执行。 

　　台积电的硅智财及数据库合作伙伴可以使这些重要信息来进一步强化其硅智财的效能、缩短硅智财开发的时程，以及提升硅智财的质量。 

　　AAA机制是一个全面性的计划，涵盖所有设计生态环境中的环节，提供精确度标准给所有合作伙伴，包括电子设计自动化工具、硅智财及数据库以及设计服务联盟合作伙伴。此外台积电也以相同标准应用于自身的工具及技术，包括设计参考流程8.0版、可制造性设计工具、制程设计套件，以及设计支持及后段服务等。

来源：半导体国际