单片无线电困扰SoC架构师
将无线功能集成到SoC 中要特别注意分区和架构的决策，而这些决策一般没有明确答案。
要 点
市场的需求驱动将RF 电路集成到SoC (单片系统)中。
保持RF电路做在单独芯片上仍有一些令人信服的理由。
无线电架构的选择，特别是接收器，还远远没有定论。
架构师必须从整个系统考虑，而不能只局限于单个芯片。
无线链路在电子系统中的应用越来越普遍。WiMax 及3G蜂窝网络主导着高速数据传输的无线连接领域，而像ZigBee 及Wibree 等标准则占据了低速数据传输与低能耗市场。但不论哪种情况，市场经济及消费者都期望系统架构师至少能将无线电硬件集成到SoC (单片系统)中。
围绕这一要求出现了一些关键问题。首先，单芯片是最佳方式吗？或许将无线电隔离在单独芯片上更适合应用？其次，给出了这些问题的答案后，那么哪种架构最适合接收器和发射器？在这些答案背后还有其它问题：架构师能否系统地进行决策？或者他们必须不仅逐个进行决策，而且要采用逐个决策处理的流程?
某些厂商，特别是手机厂商，似乎觉得除了将无线电完全集成到SoC中外，其它都像电子管调谐器一样过时了。然而， 是采用RF 工艺将无线电在单独芯片上实施 ，还是至少以vanilla-CMOS-logic 工艺将部分RF 电路实施到SoC上 ，这一决定并不容易。系统架构师必须考虑市场期望、寿命周期成本、性能需求及项目风险等问题。架构师需要全面分析所有这些因素，才能做出明智的决策。
首先列出的是情感，而不是客观的判断。特别是消费类移动设备市场，成本和形式因素的影响极大，通常的观念是只有单芯片方式可以接受。Broadcom? 无线电技术工程部的高级总监Maryam Rofougaran说：“问题是实施单芯片方案很困难，所以需要采用数字CMOS，”“再说RF-CMOS 工艺的成本也非常高，所以我们把目标对准了数字CMOS 工艺。”
其它经营手机业务的厂商，至少是市场份额较大的厂商，都同意这种观点。Staccato Communications的首席技术官Robert Aiello认为，“对我们来说，单芯片仅仅是一种业务考虑，我们只针对单芯片解决方案开展业务。” “因此，我们必须建立一个有大规模生产集成无线电经验的团队。”
Texas Instruments(TI)或许是这种方式最坚定的支持者，他们已经将其CMOS单芯片无线电架构作为品牌产品DRP (数字射频处理器)推出。“单芯片方案具有明显的优势，” TI无线终端业务首席技术官Bill Krenik解释道，“如今，用于低成本应用的无线电芯片已能采用数字工艺大量地制造了，” Krenik还说：“单芯片架构的设计复杂，开发成本大，因此这种设计需要大的市场以及有着良好预期的市场份额。市场份额较小的产品，如高档手机，不适合采用单芯片架构。”
另一种不容忽视的观点并非来自于客户，而是风险投资界。“如果你是当今的创业者，不管你认为是否合适，你的投资方都会督促你采用数字CMOS进行单芯片设计，”IBM客户经理Teddy O’Connell说，“但是在做出决策前，还是需要考虑某些非常重要的问题。”
许多问题都与方案的成本相关。O’Connell 和其他人指出，在多芯片封装成为主流的情况下， 单芯片相对于多芯片设计的经济性已经有所改变。双芯片组装的预算成本可能比单个封装芯片大，但这种差异只是均差的开始。“单芯片只有20% 的部分为RF电路，成品率明显低于数字部分，”O’Connell 指出，“随着设计转向更精细的几何尺寸， RF 部分将会增大而不是缩小。而且，对RF 性能的要求会推动整个设计迈向更先进的数字工艺节点，而如果采用单个RF 及数字芯片是无法实现的。”
然而成本均差难以捉摸。选择单芯片还是多芯片策略会影响无线电架构的选择，这又对无线电所需外部无源元件的数量和质量产生重大影响。除去元件、空间、插入及测试等成本，这些无源元件会对系统总成本产生较大的影响。
性能要求和设计风险也相互关联。理论上，65nm 或90nm CMOS逻辑工艺最适合RF。“就在几年前，千兆赫范围的RF要采用GaAs（砷化镓） 工艺加工的昂贵晶体管。”Analog Devices的业务开发总监Doug Grant评论说，“但工艺尺寸减小导致寄生电容降低、传输路径缩短以及晶体管预算增加，所有这些都对RF 设计师有利。”
采用这种工艺的晶体管截止频率对于90nm工艺而言能够高于40GHz，采用65nm 工艺的晶体管截止频率还要高。小型器件中较低的串联电阻意味着较低的噪声本底，能稍稍补偿较低的工作电压，其线性度也不错。IBM公司的O’Connell说道：“CMOS中的三阶交调截距要胜过SiGe（硅锗）”。只要电路不要求较高的Q值，就可以制造相当不错的螺旋电感。
既然如此，为什么还有人认为性能是在单独芯片上采用专用RF工艺的理由呢?原因是多方面的。
工艺和性能
一个合理的原因是频率。“管理需求促使超宽带射频链路向更高波段发展。这种压力要求我们设计的产品在10 GHz 的频率上运行”， Alereon工程与运营副总裁David Shoemaker说，“在该频率下，CMOS的 快速运行特性非常合适。但是，这些频率即使没有大的波动也会对CMOS造成严重问题。例如， VCO（压控振荡器） 容易变得不稳定，并伴有增益平坦度的问题。”分析这些问题后，Alereon 选择了以SiGe 工艺实施RF 前端，这样可以迁移到CMOS。“我们可以选择迁移电路，但目前这种做法不会大量节约成本。”Shoemaker 说道。
除了增益外，架构师们采用CMOS工艺实施 RF还需要考虑线性度问题。无线电对非线性的敏感度取决于应用和调制方案。“标准对于能否以特定的技术制造无线电有很大影响，”Staccato公司的Aiello表示，“例如，我们使用QPSK (正交相位偏移键控)而不是64-QAM (正交调幅)，从而可降低对RF 部分线性度的要求。”
另一个采用数字CMOS 的大问题是模型。 数字CMOS器件通常采用高频数字模型，而更少或不涉及小信号模型。 “对于早期的RF 用户，不论是否采用CMOS工艺，模型总是个问题，”Cypress Semiconductor的首席系统架构师Dave Wright说，“我们应用于无线USB 产品的BiCMOS 工艺，最初也是为高速通信电路设计，而不是专为RF设计的。 它有很好的特性，但我们采用了多个运行点而不是一个运行点。”
晶体管模型并不是唯一的问题。噪声模型，特别是通过电源及衬底传播噪声的性能良好的模型非常关键。运行电压较低的任何RF 设计通常会产生噪音。而在诸如具有片上功率放大器的收发器这样的系统中，及出现多个互不相关RF 信号的多天线设计中，情况也是如此。即使模型本身很完善，你会对工艺工程师致力实现大型数字设计的良好成品率牵肠挂肚。他们没有必要注意小信号RF模型参数，而是将他们的工艺集中关注于门电路和SRAM 单元。因此，采用数字CMOS的设计团队，有责任实现自己的模型组并与代工厂建立紧密的关系来校准其模型。
模型的不确定性增加了难于量化的设计风险。 尽管存在这样的困难，设计师们必须在决策中考虑这些风险。 如果不能接受设计存在一种或三种貌似有理的风险，那么有两种选择：一是依赖成功的设计团队和成熟的RF 工艺，二是依赖数字校准RF 电路来补偿模型或变化量的不确定性。 “基本上对于缺少信心的模型我们都会进行补偿。”Analog Devices的Grant说。ADI 设计师为了在工作温度范围内稳定CMOS信号路径，有时在简单的偏置发生器中使用20个或30个额外晶体管，这并不是什么稀罕事。 Analog Devices有时在精密的RF 电路 (图1)旁边增加低压差稳压器来控制CMOS 芯片中的电压变量。 设计师有时也会采用数字技术： 使用 ADC 来快速测量电路的运行点及计算补偿参数，同时加载DAC 来调整偏压电流或补偿电流 (图 2)。 有些设计师甚至开玩笑地说他们正转向一种将 DAC 输出附加在每个RF 晶体管引脚上的设计风格。
“毫无疑问实现无线电的可升级性是一种数字密集型工艺，”TI的 Krenik说，“例如，线性度问题就是一个基本的挑战。传统的设计要求极高线性度的高压前端。但采用现今的工艺已经可以忽略这个问题。现在，我们使用精密的数字控制偏置电流与其它参数，从而实现性能较差电路的线性化。”
但这种级别的控制本身又会引发单芯片/双芯片的争论。“功耗是最重要的参数之一，” NextWave Wireless的产品研发部高级副总裁Adam Gould说，“通常，人们认为较老的工艺所消耗的功耗更多。但是在CMOS中，功耗可实现线性度。例如，WiMax中功耗预算最大的问题之一就是实现功率放大器足够的线性度。如今，优化的RF 工艺可以更好地降低功耗。”
所以选择单芯片还是多芯片不可一概而论。某些市场不提供任何实际的选择方案：市场期望单芯片方式，成本限制需要单芯片方式。这些市场中典型的应用恐怕要说基带数字CMOS SoC 集成无线电。而在其它市场中，设计团队 也可以采取多芯片封装，这主要取决于性能和功耗要求、无线电架构的选择、稳定模型的可用性及团队的经验。“如今在宽带CDMA 中既可以看到数字CMOS ，也可以看到SiGe RF，” IBM的O’Connell说。对于一些其它领域，特别是10GHz 和10GHz以上的频率范围，目前还不存在适合接收器的RF 工艺。“WiMax、5GHz 网络及雷达目前仍然是SiGe应用场合，”O’Connell 继续说道。但要注意，SiGe 或GaAs等特殊工艺所需的频率大大低于功率放大器和天线开关的频率，从而需要比接收器更高的功耗。
除了工艺技术的选择外，功率放大器依然存在其它问题。“随着有效通道长度变短，集成功率放大器的问题变得越来越困难，”Rofougaran说。“由于多种原因，比如可靠性和局部发热等，极小型晶体管不能承受较大信号。在某些工作条件下，功率放大器中会有相当大的电流。”尽管如此，Broadcom 还是在蓝牙芯片等某些低功耗的应用中集成了功率放大器。
“从技术角度来说可以集成达到大约10
要 点
市场的需求驱动将RF 电路集成到SoC (单片系统)中。
保持RF电路做在单独芯片上仍有一些令人信服的理由。
无线电架构的选择，特别是接收器，还远远没有定论。
架构师必须从整个系统考虑，而不能只局限于单个芯片。
无线链路在电子系统中的应用越来越普遍。WiMax 及3G蜂窝网络主导着高速数据传输的无线连接领域，而像ZigBee 及Wibree 等标准则占据了低速数据传输与低能耗市场。但不论哪种情况，市场经济及消费者都期望系统架构师至少能将无线电硬件集成到SoC (单片系统)中。
 |
围绕这一要求出现了一些关键问题。首先，单芯片是最佳方式吗？或许将无线电隔离在单独芯片上更适合应用？其次，给出了这些问题的答案后，那么哪种架构最适合接收器和发射器？在这些答案背后还有其它问题：架构师能否系统地进行决策？或者他们必须不仅逐个进行决策，而且要采用逐个决策处理的流程?
某些厂商，特别是手机厂商，似乎觉得除了将无线电完全集成到SoC中外，其它都像电子管调谐器一样过时了。然而， 是采用RF 工艺将无线电在单独芯片上实施 ，还是至少以vanilla-CMOS-logic 工艺将部分RF 电路实施到SoC上 ，这一决定并不容易。系统架构师必须考虑市场期望、寿命周期成本、性能需求及项目风险等问题。架构师需要全面分析所有这些因素，才能做出明智的决策。
首先列出的是情感，而不是客观的判断。特别是消费类移动设备市场，成本和形式因素的影响极大，通常的观念是只有单芯片方式可以接受。Broadcom? 无线电技术工程部的高级总监Maryam Rofougaran说：“问题是实施单芯片方案很困难，所以需要采用数字CMOS，”“再说RF-CMOS 工艺的成本也非常高，所以我们把目标对准了数字CMOS 工艺。”
其它经营手机业务的厂商，至少是市场份额较大的厂商，都同意这种观点。Staccato Communications的首席技术官Robert Aiello认为，“对我们来说，单芯片仅仅是一种业务考虑，我们只针对单芯片解决方案开展业务。” “因此，我们必须建立一个有大规模生产集成无线电经验的团队。”
Texas Instruments(TI)或许是这种方式最坚定的支持者，他们已经将其CMOS单芯片无线电架构作为品牌产品DRP (数字射频处理器)推出。“单芯片方案具有明显的优势，” TI无线终端业务首席技术官Bill Krenik解释道，“如今，用于低成本应用的无线电芯片已能采用数字工艺大量地制造了，” Krenik还说：“单芯片架构的设计复杂，开发成本大，因此这种设计需要大的市场以及有着良好预期的市场份额。市场份额较小的产品，如高档手机，不适合采用单芯片架构。”
另一种不容忽视的观点并非来自于客户，而是风险投资界。“如果你是当今的创业者，不管你认为是否合适，你的投资方都会督促你采用数字CMOS进行单芯片设计，”IBM客户经理Teddy O’Connell说，“但是在做出决策前，还是需要考虑某些非常重要的问题。”
许多问题都与方案的成本相关。O’Connell 和其他人指出，在多芯片封装成为主流的情况下， 单芯片相对于多芯片设计的经济性已经有所改变。双芯片组装的预算成本可能比单个封装芯片大，但这种差异只是均差的开始。“单芯片只有20% 的部分为RF电路，成品率明显低于数字部分，”O’Connell 指出，“随着设计转向更精细的几何尺寸， RF 部分将会增大而不是缩小。而且，对RF 性能的要求会推动整个设计迈向更先进的数字工艺节点，而如果采用单个RF 及数字芯片是无法实现的。”
然而成本均差难以捉摸。选择单芯片还是多芯片策略会影响无线电架构的选择，这又对无线电所需外部无源元件的数量和质量产生重大影响。除去元件、空间、插入及测试等成本，这些无源元件会对系统总成本产生较大的影响。
性能要求和设计风险也相互关联。理论上，65nm 或90nm CMOS逻辑工艺最适合RF。“就在几年前，千兆赫范围的RF要采用GaAs（砷化镓） 工艺加工的昂贵晶体管。”Analog Devices的业务开发总监Doug Grant评论说，“但工艺尺寸减小导致寄生电容降低、传输路径缩短以及晶体管预算增加，所有这些都对RF 设计师有利。”
采用这种工艺的晶体管截止频率对于90nm工艺而言能够高于40GHz，采用65nm 工艺的晶体管截止频率还要高。小型器件中较低的串联电阻意味着较低的噪声本底，能稍稍补偿较低的工作电压，其线性度也不错。IBM公司的O’Connell说道：“CMOS中的三阶交调截距要胜过SiGe（硅锗）”。只要电路不要求较高的Q值，就可以制造相当不错的螺旋电感。
 |
既然如此，为什么还有人认为性能是在单独芯片上采用专用RF工艺的理由呢?原因是多方面的。
工艺和性能
一个合理的原因是频率。“管理需求促使超宽带射频链路向更高波段发展。这种压力要求我们设计的产品在10 GHz 的频率上运行”， Alereon工程与运营副总裁David Shoemaker说，“在该频率下，CMOS的 快速运行特性非常合适。但是，这些频率即使没有大的波动也会对CMOS造成严重问题。例如， VCO（压控振荡器） 容易变得不稳定，并伴有增益平坦度的问题。”分析这些问题后，Alereon 选择了以SiGe 工艺实施RF 前端，这样可以迁移到CMOS。“我们可以选择迁移电路，但目前这种做法不会大量节约成本。”Shoemaker 说道。
除了增益外，架构师们采用CMOS工艺实施 RF还需要考虑线性度问题。无线电对非线性的敏感度取决于应用和调制方案。“标准对于能否以特定的技术制造无线电有很大影响，”Staccato公司的Aiello表示，“例如，我们使用QPSK (正交相位偏移键控)而不是64-QAM (正交调幅)，从而可降低对RF 部分线性度的要求。”
另一个采用数字CMOS 的大问题是模型。 数字CMOS器件通常采用高频数字模型，而更少或不涉及小信号模型。 “对于早期的RF 用户，不论是否采用CMOS工艺，模型总是个问题，”Cypress Semiconductor的首席系统架构师Dave Wright说，“我们应用于无线USB 产品的BiCMOS 工艺，最初也是为高速通信电路设计，而不是专为RF设计的。 它有很好的特性，但我们采用了多个运行点而不是一个运行点。”
晶体管模型并不是唯一的问题。噪声模型，特别是通过电源及衬底传播噪声的性能良好的模型非常关键。运行电压较低的任何RF 设计通常会产生噪音。而在诸如具有片上功率放大器的收发器这样的系统中，及出现多个互不相关RF 信号的多天线设计中，情况也是如此。即使模型本身很完善，你会对工艺工程师致力实现大型数字设计的良好成品率牵肠挂肚。他们没有必要注意小信号RF模型参数，而是将他们的工艺集中关注于门电路和SRAM 单元。因此，采用数字CMOS的设计团队，有责任实现自己的模型组并与代工厂建立紧密的关系来校准其模型。
模型的不确定性增加了难于量化的设计风险。 尽管存在这样的困难，设计师们必须在决策中考虑这些风险。 如果不能接受设计存在一种或三种貌似有理的风险，那么有两种选择：一是依赖成功的设计团队和成熟的RF 工艺，二是依赖数字校准RF 电路来补偿模型或变化量的不确定性。 “基本上对于缺少信心的模型我们都会进行补偿。”Analog Devices的Grant说。ADI 设计师为了在工作温度范围内稳定CMOS信号路径，有时在简单的偏置发生器中使用20个或30个额外晶体管，这并不是什么稀罕事。 Analog Devices有时在精密的RF 电路 (图1)旁边增加低压差稳压器来控制CMOS 芯片中的电压变量。 设计师有时也会采用数字技术： 使用 ADC 来快速测量电路的运行点及计算补偿参数，同时加载DAC 来调整偏压电流或补偿电流 (图 2)。 有些设计师甚至开玩笑地说他们正转向一种将 DAC 输出附加在每个RF 晶体管引脚上的设计风格。
“毫无疑问实现无线电的可升级性是一种数字密集型工艺，”TI的 Krenik说，“例如，线性度问题就是一个基本的挑战。传统的设计要求极高线性度的高压前端。但采用现今的工艺已经可以忽略这个问题。现在，我们使用精密的数字控制偏置电流与其它参数，从而实现性能较差电路的线性化。”
 |
但这种级别的控制本身又会引发单芯片/双芯片的争论。“功耗是最重要的参数之一，” NextWave Wireless的产品研发部高级副总裁Adam Gould说，“通常，人们认为较老的工艺所消耗的功耗更多。但是在CMOS中，功耗可实现线性度。例如，WiMax中功耗预算最大的问题之一就是实现功率放大器足够的线性度。如今，优化的RF 工艺可以更好地降低功耗。”
所以选择单芯片还是多芯片不可一概而论。某些市场不提供任何实际的选择方案：市场期望单芯片方式，成本限制需要单芯片方式。这些市场中典型的应用恐怕要说基带数字CMOS SoC 集成无线电。而在其它市场中，设计团队 也可以采取多芯片封装，这主要取决于性能和功耗要求、无线电架构的选择、稳定模型的可用性及团队的经验。“如今在宽带CDMA 中既可以看到数字CMOS ，也可以看到SiGe RF，” IBM的O’Connell说。对于一些其它领域，特别是10GHz 和10GHz以上的频率范围，目前还不存在适合接收器的RF 工艺。“WiMax、5GHz 网络及雷达目前仍然是SiGe应用场合，”O’Connell 继续说道。但要注意，SiGe 或GaAs等特殊工艺所需的频率大大低于功率放大器和天线开关的频率，从而需要比接收器更高的功耗。
除了工艺技术的选择外，功率放大器依然存在其它问题。“随着有效通道长度变短，集成功率放大器的问题变得越来越困难，”Rofougaran说。“由于多种原因，比如可靠性和局部发热等，极小型晶体管不能承受较大信号。在某些工作条件下，功率放大器中会有相当大的电流。”尽管如此，Broadcom 还是在蓝牙芯片等某些低功耗的应用中集成了功率放大器。
“从技术角度来说可以集成达到大约10